![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
fpga
CodeWithMe
路在何方//一直在学习的软件菜鸟~
Target: 栈溢出工程师
展开
-
quartus:Do you want to overwrite the database for revision
新版本打开旧版本的工程时的提示,选择ok即可。原创 2018-05-03 16:20:46 · 3808 阅读 · 1 评论 -
计数值设置
计数值=计时值*频率-1解释如下:计时器的最小计时时间=1/频率计数值=计时值/最小时间原创 2018-05-03 16:53:54 · 298 阅读 · 0 评论 -
防止寄存器被综合掉
(*noprune*)reg *************用(*noprune*)来声明。原创 2018-05-06 19:44:07 · 1850 阅读 · 0 评论 -
quartus 行号显示
view---show line numberor under file name there is shortcut key原创 2018-06-20 22:37:50 · 1366 阅读 · 0 评论 -
verilogHDL 赋值
持续赋值语句assign:wire型变量过程赋值always:reg型变量,又分为阻塞赋值和非阻塞赋值原创 2018-06-21 09:29:22 · 628 阅读 · 0 评论 -
log
可用的IP核是自然对数,即Ln。Log10(X)实现:log10(x)=ln(x) * log10(e) , log10(e)是常数可以手动先计算好,用IP Core的话多个乘法器原创 2018-06-15 10:47:53 · 178 阅读 · 0 评论 -
EMIF
External Memory Interface 外部存储器接口TMS DSP器件上的一中接口,具体分为EMIFA和EMIFBEMIF可实现DSP与不同类型存储器(SRAM、Flash RAM、DDR-RAM等)的连接。一般,EMIF与FPGA相连,从而使FPGA平台充当一个协同处理器、高速数据处理器、高速数据传输接口。设计接口提供了一个FPGA块至RAM的无缝连接。在读/写、FIFO、存储器模...原创 2018-06-23 22:58:34 · 4569 阅读 · 0 评论