计算机组成原理复习

1.关于冯.诺伊曼结构计算机基本思想的描述中，错误的是：（C）

A.程序的功能都是通过中央处理器执行指令实现的

B.指令与数据都以二进制表示，形式上无差别

C.指令按地址访问，数据都在指令中直接给出

D.程序执行前，指令与数据都需要预存到存储器中

2.将高级语言程序转换为机器级目标代码文件的程序被称为：（C）

A.机器语言程序

B.链接程序

C.编译程序

D.解释程序

3.计算机硬件能直接执行的是：（A）

I机器语言程序

II汇编语言程序

III硬件描述语言程序

A.仅I

B.仅II，III

C.仅I，III

D.全部

4.下列选项中，描述浮点数操作速度的是（D）

A．MIPS

B．CPI

C．IPC

D．MFLOPS

5.某存储器按字节编址主存地址空间大小为64MB，现用4M*8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器的位数至少为：

A．22位

B．23位

C．25位

D．26位

6.单地址指令为了完成两个数据的算术运算，除地址指明一个操作数以外，另一个操作数的寻址方式为：

A．堆栈

B．立即

C．隐含

D．间接

7.CU控制执行一条指令通常要经过取指令、分析指令和 执行指令等三个过程

8.连接在总线上的多个部件，              ；(B)

A．只能分时向总线发送数据，并只能分时从总线接收数据；

B．只能分时向总线发送数据，但可以同时从总线接收数据；

C．可同时向总线发送数据，并可同时从总线接收数据；

D．可同时向总线发送数据，但只能分时从总线接收数据；

9.微处理器内部集成了以下哪些部件：(A,B,D)

A．控制单元

B．算逻单元

C．存储单元

D．寄存器组

10.地址线的位数与下列哪项有关？（B）

A．机器字长

B．存储单元个数

C．存储字长

D．寄存器个数

11.在微型机系统中，外围设备通过  与主机连接；（C）

A．适配器

B．设备控制器

C．接口

D．寄存器

12.以下哪种标准的数据传输率最高：（C）

A．ISA

B．VESA

C．PCI

D．EISA

13.总线控制包括总线判优控制与总线通信控制。

14.在系统总线的数据线上不可能传输的是：（C）

A．指令

B．操作数

C．握手（应答）信号

D．中断类信号

15.假设某系统总线一个总线周期传输4个字节的数据，每个总线周期占用2个时钟周期，主频为10MHZ，则总线带宽为：（B）

A．10MB/S

B．20MB/S

C．40MB/S

D．80MB/S

16.以下寄存器中，汇编语言程序员可见的是：(C)

A．MAR

B．PC

C．MDR

D．IR

17.下列英文缩写都是总线标准的是：（D）

A．PCI,CRT,USB,EISA

B．ISA,CPI,VESA,EISA

C．ISA,SCSI,RAM,MIPS

D．ISA,EISA,PCI,PCI-Express

18.设主存储器容量为64K*32位，则CPU中用作主存接口的MAR是16位，MDR是32位。

19.主存储器中可用于选择芯片进行后续操作的信号是：(B)

A．RD

B．CS

C．WE

D．OE

20.以下关于FlashMemory的描述错误的是（A）

A．信息可读可写，读写速度一样快

B．存储元有MOS管构成，是一种半导体存储器

C．掉电后信息不丢失，是非易失性存储器

D．采用随机访问方式，可代替计算机外部存储器

21.存储芯片通过  、   及控制总线与外部进行连接。

22.虚拟存储器中使用的地址是逻辑地址，主存中使用的是物理地址，实现地址转换的是：（B,D）

A．程序员

B．系统硬件

C．存储器

D．操作系统

23.存储芯片的译码驱动方式有线选法和   两种。

24.下列各类存储器中，不采用随机存取方式的是（B）

A．EPROM

B．CDROM

C．DRAM

D．SRAM

25.对于256*256的存储芯片（设存取周期为0.5μs），若采用异步刷新方式，则行间刷新间隔为：（C）

A．15.6μs

B．25.6μs

C．7.8μs

D．12.8μs

26.评价存储器性能的主要指标有：（B,C,D）

A．转速

B．存储容量

C．存取时间

D．存取周期

27.某容量为256MB的存储器由若干4M*8位DRAM芯片构成，该DRAM地址引脚与数据引脚的总数是（A）

A．19

B．22

C．30

D．36

28.在进行存储器容量扩展时，常用的方法是    、      与        。

29.在实现存储器与CPU的连接时，主要考虑哪几类信号线的连接。（A,B,C,D）

A．AB

B．读写控制信息线

C．DB

D．片选信号线

30.某计算机主存容量位64KB，其中ROM为4,其余为RAM，按字节编址。现用2K*8位的ROM芯片与4K*4位的RAM芯片来设计该存储器，则需要的ROM芯片与RAM芯片数量是：(D)

A．1，15

B，2，15

C，1，30

D，2，30

31.以下方案可以改进CPU访存速度的有哪些：（B,C,D）

A．增加辅存容量

B．改进主存结构

C．采用高性能芯片

D．采用存储层次

32.用汉明码对8位数据检错、纠错时，若能纠正一位错，则校验位长至少是：（C）

A．2

B．3

C．4

D．5

33.I/O设备与主机进行信息交换时，共有五种控制方式，除了程序查询方式，还有程序中断方式、DMA、I/O通道方式、I/O处理机方式。

34.若磁盘转速为7200rpm，平均寻道时间为8ms，每个磁道包括1000个扇区，则访问一个扇区的平均存取时间为：（B）

A．8.1ms

B．12.2ms

C．16.3ms

D．20.5ms

答案解析：平均存取时间=平均寻址时间(平均寻道时间8ms+平均等待时间)+数据传输时间;寻址时间长，传输时间短平均等待时间

=60s/7200/2=4.165ms

数据传输时间=读写字节数/(转速*道上字节数)=1扇区/(120*1000扇区)=0.0083ms

35.假设主存地址为32位，按字节编址，主存和Cache之间按直接相联映射方式，主存块为4个字，每个字32位，采用写回方式，则能存4K字数据的Cache的总容量至少是  位（C）

A．146K

B．147K

C．148K

D．158K

答案解析：cache容量分为数据区与标识区:

数据区容量为4K字=4K*32位;

标识区存放地址高位与写回位(1)与有效位(1):

地址高位为:32-log2(4K/4)_log2（4*32/8）=18

标识区容量为:

4K/4*(18+1+1)=20K位

cache容量至少是:4K*32位+20K位=148K位

36.接口实现了设备与主机的连接与管理，具体有四种功能：设备选择电路实现   功能，数据缓冲寄存器实现    功能；传送命令的功能由    实现，反映设备状态的功能由    实现。

37.下列选项中，在I/O总线的数据线上传输的信息可有：（D）

I．I/O中的命令字

II．I/O接口中的状态字

III．中断类型号

A．仅I，III

B．仅I，II

C．仅II，III

D全部

38.I/O接口电路与主机连接时，需要连接   等信号线。（A,B,C,D）

A．数据线

B．地址线

C．命令线

D．状态线

39.  在采用中断方式控制打印输出的情况下，CPU与打印控制接口中的I/O端口之间交换的信息不可能是：（B）

A．打印字符

B．主存地址

C．设备状态

D．控制命令

40.链式排队器的每一环都由非门与与非门两个门电路组成，以INTR的非信号和上一级排队输出信号为输入进行排队。

41.程序中断方式接口通过对   设置为“1”来启动设备工作。（B）

A．D触发器

B．B触发器

C．T触发器

D．INTR触发器

答案解析：B触发器是工作触发器，设置为1将通知设备工作;设备工作完成将设置B触发器为0，且设置完成触发器D为1

42. 以DMA控制方式传送数据时，—般会经历预处理、数据传送与后处理等三个阶段。通常预处理需要进行[设备地址寄存器]、[DMA设备地址寄存器]、[主存地址寄存器]等寄存器的初始化及传送方向确定操作。

43. DMA接口访问内存时，为协调可能与CPU发生的访存冲突，可能会使用哪些策略来进行处理?（A,C,D）

A．停止CPU访存

B．等待CPU访存结束

C．交替访问

D．周期窃取

44.下列关于中断与DMA的比较中，错误的是：（D）

A．中断请求的是CPU的处理时间，DMA请求的是总线使用权

B．中断响应发生在一条指令执行之后,DMA响应发生在一个总线事务之后

C．中断方式下I/O传送通过软件实现,DMA传送由硬件实现

D．中断方式适用于所有外设，DMA方式仅适用高速外设

45.有符号数表示时可以使用[原码]、[反码]、[补码]、移码。其中补码便于运算、[补码]便于大小比较。

46. 下列四个整数用8位补码分别表示为:r1=FEH、r2=F1H、r3=90H、r4=F8H，若将运算结果放在8位寄存器中，下列运算中会溢出的是:（B）

A．r1*r2

B．r3*r2

C．r1*r4

D．r4*r2

答案解析：按溢出的定义确定8位有符号数的表示范围为-128~+127,若运算结果超出则有溢出产生。

r1=-2、r2=-15、r3=-112、r4=-8

47. 某字长为8位的计算机中，已知整型变量x、y的机器数分别为[x]补=11110100，[y]补=10110000,若z=2*x+y/2,则z的机器数为:（A）

A．1100 0000

B．0010 0100

C．1010 1010

D．溢出

答案解析：x*2,将x算术左移一位为11101000;y/2,将y算术右移一位为11011000,均无溢出或丢失精度。补码相加为1 1101000+1 1011000=1 1000000,亦无溢出。

48. float型数据通常用IEEE754单精度浮点数表示，若编译器将float型数据X分配在32位浮点寄存器R中，且X=-8.25,则R中的内容为:（A）

A．C104000H

B．C2420000H

C．C184000H

D．C1C2000H

49. 整数x的机器数为11011000,分别对X进行逻辑右移1位和算术右移1位，得到的机器数各是(B)

A．1110 1100 、1110 1100

B．0110 1100 、1110 1100

C．1110 1100 、0110 1100

D．0110 1100 、0110 1100

50. 运算结果是否溢出的判断方法与数据表示符号表示方法有关,其中，—位符号位法用[填空1]与最高有效的进位进行[填空2]操作，若[填空3]则表示结果有溢出;

51.下列关于移位运算的说法中，正确的有：（A,C,D）

A．算术移位适用于带符号数移位。

B．逻辑移位适用于带符号数移位。

C．算术左移相当于部分乘法运算。

D．算术移位运算应保持符号位不变。

52.原码一位乘中，用移位次数控制算法循环，使用[乘数的位长]设置计数器初值;在移位过程中按[逻辑右移]的规则实现部分积与乘数的移位。

53. 补码乘法运算的Booth算法有以下哪些特点：（A,B,D）

A．以补码表示数据

B．按补码右移的方法处理部分积与乘数

C．最后一步操作是移位

D．乘积的符号与数据同时运算得到

54. 原码除法实现中，可以用恢复余数或加减交替的算法,它们共同的操作有:（A,B,C,D）

A．符号单独运算

B．先做被除数-除数的操作

C．首次上商可作溢出判断依据

D．根据余数的正负决定上商为“1”或“0”

55. 在完成浮点数加法运算时，运算步骤需要按流程进行，以下组合哪个选项是正确的操作顺序?①对阶②尾数求和③求阶差④溢出判断⑤规格化(C)

A．③②①④⑤

B．①②③④⑤

C．③①②④⑤

D．④①②③⑤

56.（2022）10转换为十六进制数是（C）

A．(7CD)16

B．(7E0)16

C．(7E6)16

D．(7F0)16

57. 用压缩BCD码表示数时，每位十进制数用___位二进制数表示。(B)

A．2

B．4

C．6

D．8

58.下列数中最大的数是   。(A)

A．(1001 1001)2

B．(227)8

C．(98)16

D．(152)10

59.     表示法主要用于表示浮点数中的阶码。（D）

A．原码

B．补码

C．反码

D．移码

60.在小型或微型计算机里，普遍采用的字符编码是     。（D）

A．BCD码

B．16进制

C．格雷码

D．ASCⅡ码

61.下列有关运算器的描述中，      是正确的。（D）

A．只做算术运算，不做逻辑运算

B．只做加法

C．能暂时存放运算结果

D．既做算术运算，又做逻辑运算

62. 假设某系统总线一个总线周期传输4个字节的数据,每个总线周期占用2个时钟周期，主频为10MHz,则总线带宽为（B）

A．10MB/S

B．20MB/S

C．40MB/S

D．80MS/S

63. 某容量为256MB的存储器由若干4M×8位的DRAM芯片构成,该DRAM地址引脚与数据引脚的总数是(A)

A．19

B．22

C．30

D．36

64. 35.假设主存地址为32位，按字节编址，主存和Cache之间按直接相联映射方式，主存块为4个字，每个字32位，采用写回方式，则能存4K字数据的Cache的总容量至少是  位（C）

A．146K

B．147K

C．148K

D．158K

65. 程序中断方式接口通过对   设置为“1”来表示设备准备就绪。（A）

A．D触发器

B．B触发器

C．T触发器

D．INTR触发器

答案解析：

B触发器是工作触发器，设置为1将通知设备工作；

设备工作完成将设置B触发器为0，且设置完成触发器D为1

66. 主存储器的性能指标主要是[填空1]、[填空2]、存储周期和存储器带宽。

正确答案：

存储容量;存取时间

67. 链式排队器的每一环都由[填空1]与[填空2]两个门电路组成，以上一级排队输出信号和本地中断请求反相信号为输入进行排队。

正确答案：

非门/反相器/与非门/反相门;

与非门/非门

68. 从操作数的物理位置来说,可将数据归结为三种类型:存储器数,[填空1]，[填空2]。

正确答案：

寄存器数/立即数/寄存器操作数/立即操作数;

立即数/立即值/寄存器数/立即数操作数/寄存器操作数

69. 运算器的两个主要功能是:[填空1],[填空2]。

正确答案：

算术运算/算术运算功能/逻辑运算/完成算术运算;

逻辑运算/逻辑运算功能/算术运算/完成逻辑运算

70. 并行加法器的进位Cn的值取决于以下哪个或哪些项目的值?（A,B,C）

A．An-1

B．bn-1

C．Cn-1

D．Fn-1

71. 串行进位链主要使用[填空1]门电路进行进位产生及传递;四位加法器的并行进位链使用[填空2]门进行进位产生及传递。设16位单重分组跳跃进位链分为4组,第1小组的进位产生需要2.5ty,则产生全部进位所需要的时间为[填空3] ty

正确答案:

与非/与非门/与非逻辑

与或非门/与或非

10

72.某计算机按字节编址,指令字长固定且只有两种指令格式，其中三地址指令29条，二地址指令107条，每个地址字段为6位，则指令至少应该是(A)

A．24位

B．26位

C．28位

D．32位

73. 机器指令分为[填空1]和[填空2]两部分，[填空3]表示处理器应执行的操作类型,它的设计方案有固定长度法、可变长度法及[填空4]。

正确答案:

操作码/操作数

地址码/操作数/操作码

操作码/操作码部分

扩展操作码方案/扩展操作码法/拓展操作码/扩展法/扩展操作码/扩展编码法

74. 进行指令设计时,若使用部分硬件资源代替若干地址码,可获得的性能改进有哪些?（B,C,D）

A．制造成本降低

B．访存范围变大

C．减少访存次数

D．缩短指令字长

75.某计算机采用16位定长指令字格式,操作码位数与寻址方式位数固定,指令系统中有48条指令，支持直接、间接、立即和相对4种寻址方式,单地址指令中直接寻址方式可寻址范围是_  （A）

A．0—255

B．0—1023

C．-128—127

D．-512—511

76. 指令格式设计时,为了实现指令的执行速度大幅度提高,可以在以下方面进行改进:设计操作码为[填空1]、地址码个数「填空2]、地址码长度「填空3]等。

正确答案:

固定长度/固定长度操作码/固定/固定长度的/固定长/固定的/定长/定长操作码/等长操作码/定长编码

减少/少

缩短/减小/短/减短/尽量短

77.偏移寻址通过将某个寄存器与一个形式地址相加来生成有效地址。下列寻址方式中，不属于偏移寻址的是:（A）

A．间接寻址

B．基址寻址

C．相对寻址

D．变址寻址

78. 某计算机指令宁格式如图7-1所示，其中M为寻址方式I为变址寄存器编号，D为形式地址。若采用先变址后间址的寻址方式，则操作数的有效地址为：(C)

A．I+D

B．(I)+D

C．((I)+D)

D．((I))+D

79. CPU的主要功能有数据处理、[填空1]、[填空2]、[填空3]、[填空4]等五项。

正确答案:

指令控制/处理指令/操作控制/指令处理

时间控制/操作控制/指令控制/处理中断

操作控制/时间控制

中断处理/处理中断/中断控制/指令控制/时间控制

80.某计算机采用大端方式，按字节编址。某指令中操作数的机器数为1234 FFOOH,该操作数采用基址寻址方式，形式地址(用补码表示)为FF12H,基址寄存器的值为F000 0000H,则该操作数的LSB(最低有效字节)所在的地址是(D)

A．F000 FF12H

B．F000 FF15H

C．EFFF FF12H

D．EFFF FF15H

81.完成一条指令的时间包括取指令、执行指令的时间它可能包含下列哪些项？（A,B,C,D）

A．取指周期

B．间址周期

C．执行周期

D．中断周期

82. 为进一步提高处理机工作速度，一般可从以下三个方面着手:[填空1]、[填空2]和开发系统的并行性。

正确答案:

采用高速器件/高速器件/提高器件性能/提高器件的性能/提高硬件性能

改进系统结构/改进系统的结构/更新功能部件/提高器件性能

83.下列选项中，不会引起流水线堵塞的是：（A）

A．数据旁路（转发）

B．数据相关

C．条件转移

D．资源冲突

84.分析流水线性能时，往往从以下哪些性能出发？（B,C,D）

A．流量

B．吞吐率

C．加速比

D．效率