FPGA
文章平均质量分 89
kelinnn
这个作者很懒,什么都没留下…
展开
-
基于DDR3的串口传图帧缓存系统设计实现
FPGA学习笔记原创 2022-11-07 23:35:04 · 1969 阅读 · 1 评论 -
FPGA-乒乓操作
乒乓操作开发环境ISE14.7、verilog、spartan6实验目标使用两个读写时钟不同的双口RAM实现低速模块处理高速数据的乒乓操作.循环产生0-99和100-199两个数据包,输入时钟为50MHz输出时钟为25MHz理论学习外部输入数据流通过输入数据流选择单元将数据流输入到数据缓存模块,比较常用的存储单元有双口RAM,FIFO,SDRAM等。在第一个缓冲周期,数据流通过“输入数据流选择单元”将数据写入“数据缓冲模块1”。写完之后进入第二个缓冲周期,在第二个缓冲周期数据流通过“输入数据流原创 2021-12-23 21:46:40 · 7198 阅读 · 5 评论 -
FPGA学习-CORDIC算法详解
CORDIC算法 IP核详解CORDIC(Coordinate Rotation Digital Computer)算法即坐标旋转数字计算方法,是J.D.Volder1于1959年首次提出,主要用于三角函数、双曲线、指数、对数的计算。该算法通过基本的加和移位运算代替乘法运算,使得矢量的旋转和定向的计算不再需要三角函数、乘法、开方、反三角、指数等函数。FPGA是不擅长复杂的数学运算的,不支持浮点数,所以很多操作收到了限制,而cordic可以熟练实现各种比较复杂的数学计算,正好与我们的verilog语言互补原创 2021-12-01 15:39:31 · 2575 阅读 · 0 评论 -
win10环境下ISE14.7与Modelsim10.5se全套安装、配置、联合仿真,保姆级教学
博主最近实验室新换了一个台式机,以后科研终于可以告别小破笔记本电脑了,年初安装这两个软件的苦和累只有自己知道(你们现在应该也知道了)。趁着要给新电脑安装配置一遍软件的机会,记录一下这两个软件的安装流程,。我经过了配置的全过程,在这里保证这篇教程是真实可用的。在这里需要说的是截止2021年11月30日,Win11还不能兼容ISE14.7,具体体现在安装进度会卡在80%或82%不要问我为什么知道,电脑今天刚刚重装成Win10,期待以后win11能出一些类似的补丁,加油~因为版权原因,激活步骤不在CSDN中展原创 2021-12-01 15:38:26 · 9697 阅读 · 2 评论 -
FPGA-图像处理系列 基于Sobel算法的边缘检测设计与实现
学习内容以FIFO实现3行数据求和为基础,学习图像处理方面的基于Sobel算法的边缘检测,边缘检测在计算机视觉、图像分析和图像处理等应用中起着重要作用。实现功能开发环境开发板:特权同学xilinx spartan6开发板开发软件:ISE14.7、modelsim10.5编程语言:verilog理论知识学习1.边缘检测边缘是图像的基本特征,包含了用于图像识别的有用信息,在计算机视觉、图像分析和图像处理等应用中起着重要作用。边缘检测,针对的是灰度图像,顾名思义,检测图像的边缘,是针对图像像素点原创 2021-07-20 16:33:51 · 5819 阅读 · 1 评论 -
FPGA-全局时钟缓冲IBUFG BUFG IBUFGDS ODDR2
学习内容全局时钟缓冲,输入缓冲,输出缓冲开发环境xilinx spartan6、ISE14.7、modelsim10.5写在前面的话当你用ISE14.7时可能会出现如下的报错This design contains a global buffer instance, <clk_inst/clkout3_buf>, driving the net, <clk_out_OBUF>, that is driving the following (first 30) non原创 2021-06-25 17:09:01 · 6792 阅读 · 0 评论 -
FPGA-学习片外SRAM读写测试包括RAM ROM FIFO对比 总结与实战
学习内容RAM、ROM、FIFO等概念对比,SRAM读写测试。实现功能一个8位数字从0000000开始,每一秒自加1,并将每一秒的数字存入SRAM中,并在这一秒内读出存入的数字用八位的LED灯来显示。开发环境xilinx spartan6开发板、ISE14.7、modelsim10.5、verilog存储器相关知识RAM随机存取存储器(random access memory,RAM)又称作“随机存储器”,是与CPU直接交换数据的内部存储器,也叫主存(内存)。它可以随时读写,而且速度很快,通原创 2021-06-25 12:33:41 · 6564 阅读 · 4 评论 -
FPGA--简易DDS信号发生器 (内涵DDS与CORDIC IP核详解)附源码
学习内容简易DDS信号发生器的设计与验证,产生所需的正弦波、方波锯齿波,并进行verilog验证。实现功能可以通过按键控制来输出不同的波形。开发环境xilinx spartan6开发板、ISE14.7、modelsim10.5、verilogDDS相关知识DDS 是直接数字式频率合成器(Direct Digital Synthesizer)的英文缩写,是一项关键的数字化技术。与传统的频率合成器相比,DDS 具有低成本、低功耗、高分辨率和快速转换时间等优点,广泛使用在电信与电子仪器领域,一般用它原创 2021-06-22 14:44:53 · 5268 阅读 · 4 评论 -
FPGA-DA模块学习 I2C接口(附源码)
学习内容D/A芯片DAC5571的使用,包括I2C的学习,并对代码进行详解。实现功能通过程序产生一个0-255循环递增的数据,通过I2C接口不断写入到DAC中,输出的模拟电压可以控制开发板上的某个LED的亮暗变化。结构如下开发环境xilinx spartan6开发板、ISE14.7、modelsim10.5、verilogI2C相关知识I2C 通讯协议(Inter-Integrated Circuit)是由 Philips 公司开发的一种简单、双向二线制同步串行总线,只需要两根线即可在连接于原创 2021-06-19 16:38:42 · 2801 阅读 · 1 评论