zazazaz1的博客

E203如果只考虑单周期指令则为“顺序发射、执行写回”如果仅讨论长指令“顺序发射、乱序执行、顺序写回”如果都考虑“顺序发射、乱序执行、乱序写回”

RISC-V没有条件码，也没有异常指令不用担心硬件实现上的异常。交付在执行阶段可以完成，写回需要在后续的周期内写回。IFU中主要是处理以下几种带条件的跳转指令。

指令所需要读取的操作数寄存器索引指令需要写回的寄存器索引指令的其他信息如指令类型、指令的操作信息等顺便注意：并非所有的处理器流水线都会在译码阶段读取操作数。在目前众多高性能处理器中，普遍采用在每个运算单元前配置乱序发射队列的方式，待指令的相关性解除之后并从发射队列中发射出来时读取通用寄存器组，然后送给运算单元开始计算。

首先要保证存储器的读延时足够小，通常使用指令紧耦合存储器（ITCM）和指令缓存器（ICache）。

反压：当入口流量大于出口流量，这时候就需要反压，或者，当后级未准备好时，如果本级进行数据传递，那么它就需要反压前级，所以此时前级需要将数据保持不动，直到握手成功才能更新数据。而反压在多级流水线中就变得稍显复杂，原因在于，比如我们采用三级流水设计，如果我们收到后级反压信号，我们理所当然想反压本级输出信号的寄存器，但是如果只反压最后一级寄存器，那么会面临一个问题，就是最后一级寄存器数据会被前两级流水冲毁，导致数据丢失，引出数据安全问题，所以我们此时需要考虑反压设计。很容易理解，其中WAR和WAW都可以通过。

蜂鸟E203处理器系统如下图所示。

RISC-V的基本指令集如下表基本指令集指令数描述RV32I47支持32位地址空间与整数指令，支持32个通用整数寄存器RV32E47RV32I 的子集，仅支持16个通用寄存器RV64I59支持64位地址与整数指令，同时支持 部分32位的整数指令RV128I71支持128位地址与整数指令，同时支持 部分64、32位的整数指令RISC-V的拓展指令集如下表拓展指令及指令集描述M8整数乘除指令A11。