DDR学习笔记(一)-FPGA驱动DDR时时钟、突发长度的关系
在使用FPGA驱动DDR2时,如果使用IP核例化接口驱动,需了解以下数据关系: 如果DDR2的驱动时钟是200MHz,则DDR2实际工作在400MHZ,如果IP核(DDR控制器)数据接口工作时钟是100MHz,那么IP核(DDR控制器)接口数据宽度是DDR2颗粒数据宽度的4倍。例如,如果DDR2颗粒是16bit,那么DDR控制器数据接口就是64bit。从这里也可以得出DDR2的突发长
原创
2016-01-23 18:17:48 ·
10126 阅读 ·
0 评论