辰鷟~-CSDN博客

原创 Lemmings4

如果去掉j==20的时候 j<=j ，在下面的rightfall和leftfall中判断条件改为j>=20，为什么是错误的。

2024-07-03 09:45:19 452

原创 HDLbits Conwaylife的一种全列出来的方法

一种比较笨的办法，后来发现把它扩展成18*18数组应该会比较方便，二维数组暂时还没学。

2024-06-26 11:16:39 770

原创 HDLBits练习Shift18 Verilog逻辑右移和算数右移的区别

算术右移时，移入的是移位寄存器中数字（本例中为 q[63]）的符号位，而不是逻辑右移时的零。右移n位，即加入n位符号位。即若符号位为1，在左边补1；若符号位为0，就补0。算术右移的另一种思路是，它假定被移位的数字是带符号的，并保留符号，因此算术右移是右移n位将带符号的数字除以 2 的n次幂。算数左移和逻辑左移的结果并无差别。算术左移和逻辑左移一样都是右边补0。

2024-06-24 11:23:50 521

原创 verilog写12 小时时钟（带上午/下午指示器）计数器(HDLbits Count clock)

比较蠢的方法，无限if嵌套，对着波形改了好久。

2024-06-20 17:29:18 337

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人