MachXO2 SysCLOCK PLL Design And Usage Guide
介绍
MachXO2的时钟资源包括如下:
- Primary Clock
- Edge Clock
- Clock Dividers
- sysCLOCK PLL
- DCC单元
- The Secondary High Fan-Out Net
- 内部振荡器
参数 | 描述 | XO2-256 | XO2-640 | XO2-1200 | XO2-1200U | XO2-2000 | XO2-2000U | XO2-4000 | XO2-7000 |
---|---|---|---|---|---|---|---|---|---|
PLL数量 | 通用PLL | 0 | 0 | 1 | 1 | 1 | 1 | 2 | 2 |
边沿时钟数量 | 用于高速应用的边沿时钟 | 0 | 0 | 4 | 4 | 4 | 4 | 4 | |
时钟分频器数量 | 用于DDR的时钟分频器 | 0 | 0 | 4 | 4 | 4 | 4 | 4 |
时钟/控制分布网络
MachXO2设备通过8个全局primary clock和8个secondary高扇出网络提供了一个全局时钟分布。在MachXO2-640U和MachXO2-1200/U及更高密度器件的Top和Bot边提供了两组Edge Clock。其他的时钟资源包括clock输入引脚,内部节点,PLL,时钟分频器和内部振荡器。
MachXO2 Top Level视图
图1是MachXO2-1200器件主要时钟资源的主视图:
Primary Clocks
MachXO2器件共有8个Primary Clock。主时钟网络为不同芯片间高扇出信号提供了一个低Skew的时钟分布路径。其中,有两个Primary Clock具备DCMA特征,即可以选择两个不同的时钟源。
Primary时钟源:
- 专用时钟引脚
- PLL输出
- CLKDIV输出
- 内部节点
动态时钟多路器(DCMA)
MachXO2器件包含两个动态时钟多路器(DCMA),允许设计中从两个独立Primary时钟信号动态切换。DCMA的输出是Primary时钟分布网络。DCMA的输入可以是任何Primary时钟网络克的的时钟源。
DCMA是一个带有多路器功能的简单时钟buffer,并没有同步功能,因此在时钟切换时可能会引发glitch。