- 博客(1)
- 资源 (6)
- 收藏
- 关注
RSS订阅原创 新手关于Verilog测试脚本中延时的用法心得
1. #100 这种语句除非放到repeat或者for里面，否则只会执行一次，就算放在always里面也一样，这个让我纠结了好久2. #100 这种语句都是阻塞的，不管后面的操作用的是 ‘=’ 还是 ‘<=', 也就是说跟延时后面的语句形式无关，一定是上个延时结束了才会执行下一条语句3. 要产生复杂的相互配合的循环时序，就用延时+repeat...
2019-07-19 12:32:32
1729
gcc-arm-none-eabi-5_4-2016q3-20160926-win32.exe
gcc-arm-none-eabi-5_4-2016q3-20160926-win32.exe
gcc-arm-none-eabi-5_4-2016q3-20160926-win32.exe
2018-04-19
SourceInsight base project including macro files
创建c++类命令
创建函数注释命令
添加Doxygen风格函数和变量注释命令
创建文件时自动添加文件头，需要开启File Event Handler
2017-01-05
GB 19271[1].3-2005-T 雷电电磁脉冲的防护-第3部分对浪涌保护器的要求
( GB 19271[1].3-2005-T 雷电电磁脉冲的防护-第3部分对浪涌保护器的要求.pdf
2016-09-22
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人