Riscv 指令集和架构的合规测试

最新推荐文章于 2025-03-07 08:00:00 发布
最新推荐文章于 2025-03-07 08:00:00 发布
阅读量2k 收藏 14
点赞数 8
分类专栏： risc-v 文章标签： 架构 risc-v
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zhajio/article/details/140288413
版权

在这里插入图片描述

为什么要进行RISC-V core的compliance test

RISC-V core的compliance test就是确保RISC-V core的设计符合RISC-V的标准。但要注意，RISC-V compliance test不是RTL的verification，它关注的点在指令集而不是RTL的功能是否正确。
因为RISC-V属于开源指令集架构且变得越来越流行，现在全球几十个国家都在基于RISC-V做RISC-V core的开发，所以需要有compliance test来确保不同国家或者不同公司设计的RISC-V core都符合RISC-V的标准。

如果不同的RISC-V core "non-compliance"会发生什么情况？

会导致RISC-V生态的碎片化，通俗来讲就是不同的公司设计的RISC-V core很难从RISC-V生态中受益，像它们很难或者根本不能使用通用的GCC，LLVM，GDB等软件工具，而且每家公司开发的系统和软件也几乎只能在自家的core上运行，这对RISC-V生态的建设来讲是一场灾难。

两种不同的合规测试

riscv-tests riscv-arch-test
riscv-tests 和 riscv

最低0.47元/天 解锁文章
探索RISC-V架构测试：一个开源的硬件验证工具链
gitblog_00056的博客
04-19 1083
探索RISC-V架构测试：一个开源的硬件验证工具链 riscv-arch-test项目地址:https://gitcode.com/gh_mirrors/ri/riscv-arch-test 在软件开发领域，我们常说“测试是质量的保证”。而在硬件设计中，这一原则同样适用。项目就是一个致力于RISC-V架构验证的开源工具链，它可以帮助开发者确保其RISC-V处理器实现正确地遵循了指令集体系结构（I...
riscv-arch-test系列之环境安装及运行
最新发布
探索未知，成就非凡
03-08 951
对于 RV32，此文件位于 riscof-plugins/rv32/config.ini，对于 RV64，此文件位于 riscof-plugins/rv64/config.ini。Spike 是官方的 RISC-V ISA 模拟器，也称为 RISC-V ISA 模拟器 (riscv-isa-sim)。这是安装 riscv-isac 和 riscv-ctg 的首选方法，因为更新的 riscv-ctg 将始终在此处维护。riscv-config/：包含各种 RISC-V 实现的配置文件的存储库。
RISC-V指令集差分测试（DiffTest）系列教程
百里杨的博客
07-07 685
处理器运行一条指令，模拟器（如NEMU）也运行相同的指令，然后比较两者的状态。由于每运行一条指令，都会对比关键寄存器的数值，所以能够实现动态实时比对，从而更容易定位bug。：对于根据同一规范的两种实现, 给定相同的有定义的输入, 它们的行为应当一致。为了更好的学习研究NEMU中DiffTest功能，我们分如下章节进行介绍。4《搭建NEMU与QEMU的DiffTest环境（Socket方式）》3《搭建NEMU与QEMU的DiffTest环境（动态库方式）》5《NEMU中DiffTest移植》
RISC-V Compliance Tests系列（lowRISC）之简介
探索未知，成就非凡
03-04 938
RISC-V Compliance Tests 是一套用于验证 RISC-V 处理器实现是否符合 ISA（指令集架构）规范的测试程序。背景：RISC-V 是一个开放指令集架构，其开放性推动了生态系统中各种硬件和软件的快速发展。目的：通过标准化的测试用例，确保不同厂商或研究机构开发的 RISC-V 核心在实现时严格遵循规范，从而保证软件在不同实现间的兼容性。特点：测试用例通常涵盖从基本指令到各种扩展（如浮点、压缩、原子操作等），并且以开源形式发布，方便社区共同维护和改进。
Riscv 架构的合规测试
XtremeDV
07-09 1063
为啥直接关注riscv-arch-test，是因为RISCOF 测试框架使用的是riscv-arch-test。
riscv-arch-test
08-04
RISC-V 架构测试 SIG 这是 RISC-V 基础架构测试 SIG 工作的存储库。 存储库所有者是： Neel Gala（InCore 半导体） Marc Karasek（灵感半导体） RISC-V 基金会的详细信息、其任务组的工作以及如何成为成员可以在上找到。 有关当前测试框架的更多详细信息和文档，请参阅： 有关测试格式规范的更多详细信息，请参阅： 有关贡献和报告问题，请参阅 测试免责声明 以下是在报告架构套件在其各自目标上执行的通过/失败状态时，可用作目标所有者的免责声明的详尽列表。 为以下未对齐加载/存储测试上传的参考将匹配不支持硬件中未对齐加载/存储的目标。 对加载/存储的硬件未对齐支持的目标将无法通过这些测试。 rv32i_m/privilege/src/misalign-[lb[u],lh[u],lw,sh,sb,sw]-01.S rv64i_m/
RISC-V RV32I 指令集 汇总 及蜂鸟E203指令集测试riscv-tests
Jie_MSD的博客
03-10 2779
RISC-V RV32I 指令集 汇总 及蜂鸟E203指令集测试riscv-testsRV32I指令集概述及详细指令蜂鸟E203指令集ISA测试riscv-testsriscv-tests是什么iverilog+gtwave测试VCS+verdi RV32I指令集概述及详细指令 参考链接 https://zhuanlan.zhihu.com/p/252397877 https://blog.csdn.net/limanjihe/article/details/122395354 https://blog.c
使用riscv-tests进行指令测试（一）
百里杨的博客
04-25 3784
riscv-tests，是用于验证RISC-V处理器实现，是否符合其指令集架构规范的一组测试程序。具体来说，riscv-tests目录包含isa、debug、mt和benchmarks的测试文件、底层相关驱动以及编译的文件，用于测试RISC-V CPU的实现。其中，benchmark测试，包含一些业内公认的C代码测试集；而ISA测试，则包含定向指令测试，如机器/用户/监督者模式下I/A/C/D/F/M类型的指令测试。
【RISC-V设计-13】- RISC-V处理器设计K0A之指令测试
kearnchen的博客
08-13 1075
介绍了指令集的冒烟测试用例。
RISC-V Compliance Tests系列riscv-ctg安装和使用
探索未知，成就非凡
03-07 333
如果您使用的是 Ubuntu 16.10 和 17.04，您可以直接使用 Universe 仓库安装 python3.6。如果您使用的是 Ubuntu 14.04 或 16.04，您需要从个人包档案 (PPA) 获取 python3.6。您现在应该在您的 $PATH 中有两个二进制文件：python3 和 pip3。您可以如下检查版本。这是安装 RISC-V 兼容性测试生成器的首选方法，因为它总是会安装最新的稳定版本。如果你使用的是上述提到的 pyenv，请确保在执行以下步骤之前启用该环境。
DBT-RISE-RISCV: 构建RISC-V ISA指令集模拟器的DBT-RISE方法
RISCV项目之前，需要了解几个关键概念：动态二进制转换（Dynamic Binary Translation，DBT）、指令集模拟器（Instruction Set Simulator，ISS）、RISC-V指令集架构（Instruction Set Architecture，ISA），以及相关...
riscv-formal:RISC-V正式验证框架
05-07
RISC-V正式验证框架 这项工作正在进行中。 随着项目的成熟，此处描述的界面可能会发生变化。 关于 riscv-formal是用于RISC-V处理器形式验证的框架。 它由以下组件组成： RISC-V ISA的与处理器无关的形式描述 框架支持的每个处理器的一组正式测试平台 的规范，必须由处理器内核实现才能与riscv-formal进行接口。 一些辅助证明和脚本，例如，证明ISA规范riscv-isa-sim的正确性。 有关PicoRV32处理器内核的绑定，请参阅 。 处理器内核通常会将RVFI实施为仅启用以进行验证的可选功能。 顺序等效检查可用于证明带有和不带有RVFI的处理器版本的等效性。 当前的重点是实现RISC-V RV32I和RV64I ISA的所有指令的正式模型，并针对RISC-V“ Spike” ISA模拟器中使用的模型对这些模型进行正式验证。 riscv-for
RISC-V扩展指令集安全性探讨
RISC-V是一种开源指令集架构（ISA），其设计目标是提供一种完全开放标准的处理器指令集，以此推动处理器设计和计算机架构的研究与创新。RISC-VISA是基于精简指令集计算机（RISC）原则，并且被设计为可以自由地用于...
risc v fpu 指令集測試
02-05
对于RISC-V架构中的浮点运算单元(FPU)，其指令集的验证至关重要。为了确保这些指令能够按照预期工作，在开发过程中会采用多种不同的策略来进行全面而系统的测试[^1]。 #### 自动化随机测试框架 一种常用的方式是...
使用riscv-tests进行指令测试（二）
百里杨的博客
04-25 1821
从入口开始执行，再跳转到位置；在位置，开始做一些初始化操作，主要包括x系列寄存器、mtvec、stvec、satp、medeleg、mideleg、mstatus、mepc等寄存器；其中，mepc寄存器初始化最关键，这里将地址0x80000190，保存到mepc寄存器中，以确保mret指令执行模式返回时，PC可直接跳转到0x80000190处，即处，我们的第一个测试点；
RISC-V 编译测试记录
qq_30025621的博客
04-11 613
编译： riscv64-wuqi-elf-gcc test_asm.c -march=rv32imafc -mabi=ilp32f -o test_asm 反汇编： riscv64-wuqi-elf-objdump -D test_asm > test_asm.S
CPU系统级验证——测试激励——riscv-tests代码结构分析
知识，既贵，又便宜。
10-12 9343
riscv指令集自测试用例，是一种能够自我检测指令集运行成功还是失败的测试程序。这些程序均由汇编语言编写 对于R-I指令测试有操作数激励测试、寄存器激励测试、旁路设计测试、测试0号寄存器、特殊立即数格式测试。 对于R-R指令测试有操作数激励测试、寄存器激励测试、旁路设计测试、测试0号寄存器 旁路设计测试 在工具链中的各测试文件中定义了很多宏，对于DEST_BYPASS情形，通过在待测指令和数据相关的运算指令间插入0~2条NOP指令来实现，此时待测指令的目标寄存器与运算指令的源操作数寄存器相同，并循环执
riscv-tests的使用
热门推荐
a_weiming的博客
01-21 1万+
3.4 riscv-tests的使用 3.4.1 riscv-tests目录的作用。 riscv-tests目录放的是isa、debug、mt和benchmarks的测试文件、底层相关驱动、及其编译的文件，用于测试rocket-chip cpu的性能，可以适当地理解为系统验证，即通过编写C/汇编实现cpu性能的评估。riscv-tests目录的编译依赖于riscv-gnu-toolchain目录，...
RISC-V V拓展的实验测试
ALLap97的博客
05-20 2517
使用riscv-gnu-toolchain工具链 + spike(riscv ISA的模拟器) + pk（一个代理内核）来简单实验测试了一下riscv-v拓展（0.8版本）的指令代码。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值