FPGA
遇安啊
小白正在学习中
展开
-
verilog检测下降沿
边沿检测在编写FPGA程序时用的比较多,下面的代码实现了下降沿的检测,同理也可以实现上升沿的检测。module falling_edge_detection( input clk, input rst_n, input in, output detection_res //检测结果);reg in_0,in_1,in_2;always @(posedge clk or negedge rst_n)begin if(!rst_n) begin in_0 <= 1'b0;原创 2020-10-24 17:25:25 · 8000 阅读 · 0 评论 -
Verilog按键消抖的原理及实现
实验原理按键作为基本的人机输入接口,由于其机械特性,在按键按下或松开的时候,都是会有抖动的。按键小豆的方式有很多。我的方法是通过计时来消抖,通过一个计数器,当按键输入有变化时,计数器清零,否则就累加,直到加到一个预定值,就认为按键稳定,输出按键值,这样就得到了没有抖动的按键值。module key( input clk, input key_in, //按键输入 input reg key_out //按键输出);parameter COUNT_VALUE = 20;reg [5:0]c原创 2020-10-24 16:50:53 · 3512 阅读 · 4 评论 -
FPGA向SlaveFIFO中写入数据
介绍如图可以看到,FPGA端产生批量数据通过SlaveFIFO接口发送到FX3,直到FX3的多个FIFO通道都写满了.然后FX3中的数据可以通过USB3.0口快速的传输给电脑.本篇文章讲述的就是如何按照一定的时序将数据写入Slave FIFO中.所需工具开发板:我用的是特权hsc开发板FX3工具:下载安装可以参考这个网址:https://blog.csdn.net/zhang_ze123...原创 2019-08-19 14:42:29 · 3168 阅读 · 2 评论 -
Quartus中使用notepad++的关联设置
打开Quartus II 13.1。然后在Quartus II的菜单上找到“Tools Options…”在左边的“Category”下选中“General IP Settings Preferred Text Editor”。接着在右侧选择“Text editor”为“Notepad++”。在“Command-line”后面定位到notepad++.exe所在的路径...原创 2019-08-20 09:06:37 · 2942 阅读 · 0 评论 -
用Verilog实现PWM调制呼吸灯功能
pwm简要介绍在PWM波形中,各脉冲的幅值是相等的,要改变等效输出正弦波的幅值时,只要按同一比例系数改变各脉冲的宽度即可(即改变脉冲的占空比)代码module pwm(clk_25m,led); //一个25M时钟输入,一个led输出 input wire clk_25m; output reg led; reg[7:0]pwm_cnt; paramete...原创 2019-09-23 20:27:03 · 1428 阅读 · 0 评论