verilog检测下降沿

最新推荐文章于 2025-07-24 15:28:33 发布

遇安啊

最新推荐文章于 2025-07-24 15:28:33 发布

阅读量8.3k

点赞数

CC 4.0 BY-SA版权

分类专栏： FPGA

本文链接：https://blog.csdn.net/zhang_ze1234/article/details/109262695

FPGA 专栏收录该内容

5 篇文章

订阅专栏

本文介绍如何在FPGA编程中使用边沿检测，通过示例展示了下降沿检测的代码实现，并提及了上升沿检测的方法。通过简单的触发器设计，理解如何利用时钟信号检测输入信号的边缘变化。

边沿检测在编写FPGA程序时用的比较多，下面的代码实现了下降沿的检测，同理也可以实现上升沿的检测。

module falling_edge_detection(
	input clk,
	input rst_n,
	input in,
	output detection_res  //检测结果
);

reg in_0,in_1,in_2;

always @(posedge clk or negedge rst_n)
begin
	if(!rst_n)
	begin
		in_0 <= 1'b0;
		in_1 <= 1'b1;
		in_2 <= 1'b2;
	end
	else
	begin
		in_0 <= in;
		in_1 <= in_0;
		in_2 <= in_1;
	end
end
//---detection_res == 1,说明检测到下降沿
assign detection_res = (~in_0) & (~in_1) | (in_2);