CPU缓存和内存屏障

CPU性能优化手段-缓存

为了提高程序运行的性能，现代CPU在很多方面对程序进行了优化。

例如：CPU高速缓存。尽可能避免处理器访问主内存的时间开销，处理器大多会利用缓存以提高性能。

CPU在读取数据时，先在L1中寻找，再从L2寻找，再从L3寻找，然后是内存，再后是外存储器。

缓存同步协议：

      MESI协议：它规定了每条缓存有个状态位，同时定义了下面四个状态：
 

修改态： 此cache行已被修改过（脏行），内容已不同于主存，为此cache专有。

专有态： 此cache行内容同于主存，但不出现与其它cache中

共享态： 此cache行内容同于主存，但也出现于其它cache中

无效态： 此cache行内容无效（空行）

多处理器时，单个CPU对缓存中数据进行了改动，需要通知给其它CPU。

也就是意味着，CPU处理要控制自己的读写操作，还要监听其它CPU发出的通知，从而保证最终 一致性。

+

CPU性能优化手段-运行时指令重排

as-if-serial 语义：不管怎么重排序（编译器和处理器为了提高并行度），（单线程）程序的执行结果不能被改变。编译器你，runtime和处理器都必须遵守as-fi-serial语义。

两个问题：

      1、CPU高速缓存下有一个问题：

           缓存中的数据与主内存的数据并不是实时同步的，各CPU间缓存的数据也不是实时

           同步。在同一时间点，各CPU所看到同一内存地址的数据的值可能是不一致的。

     2、CPU执行指令重排序优化下有一个问题：

          虽然遵守了as-if-serial语义，但仅在单CPU自己执行情况下能保证结果正确。

          多核多线程中，指令逻辑无法分辨因果关联，可能出现乱序执行，导致程序运行结果错误。

内存屏障

      写内存屏障

      读内存屏障

  

          

不同CPU厂商所付出的人力物力成本，最终挑衅啊在不同CPU性能差距上。