一、存储器格式(字对齐):
Arm体系结构将存储器看做是从零地址开始的字节的线性组合。从零字节到三字节放置第一个存储的字(32位)数据,从第四个字节到第七个字节放置第二个存储的字数据,一次排列。作为32位的微处理器,arm体系结构所支持的最大寻址空间为4GB。
存储器格式
1、大端格式:高字节在低地址,低字节在高地址;
2、小端格式:高字节在高地址,低字节在低地址;
指令长度:
Arm微处理器的指令长度是32位的,也可以为16位(thumb状态下)。Arm微处理器中支持字节(8位),半字(16位),字(32位)三种数据类型,其中,字需要4字节对齐,半字需要2字节对齐。
注:所谓的指令长度是一条完整的指令的长度,而不是单纯的mov这3个字母长度
二、ARM体系的CPU有两种工作状态
1、ARM状态:处理器执行32位的字对齐的ARM指令;
2、Thumb状态:处理器执行16位的、半字对齐的Thumb指令;
在程序运行的过程中,可以在两种状态之间进行相应的转换。处理器工作状态的转变并不影响处理器的工作模式和相应寄存器中的内容。
CPU上电处于ARM状态
三、ARM体系的CPU有以下7种工作模式:
1、用户模式(Usr):用于正常执行程序;
2、快速中断模式(FIQ):用于高速数据传输;
3、外部中断模式(IRQ):用于通常的中断处理;
4、管理模式(svc):操作系统使用的保护模式;
5、数据访问终止模式(abt):当数据或指令预取终止时进入该模式,可用于虚拟存储以及存储保护;
6、系统模式(sys):运行具有特权的操作系统任务;
7、未定义指令中止模式(und):当未定义的指令执行时进入该模式,可用于支持硬件;
Arm的工作模式切换有两种方法:
被动切换:在arm运行的时候产生一些异常或者中断来自动进行模式切换
主动切换:通过软件改变,即软件设置寄存器来经行arm的模式切换,应为arm的工作模式都是可以通过相应寄存器的赋值来切换的。
Tips:当处理器运行在用户模式下,某些被保护的系统资源是不能被访问的。
除用户模式外,其余6种工作模式都属于特权模式;
特权模式中除了系统模式以外的其余5种模式称为异常模式;
大多数程序运行于用户模式;
进入特权模式是为了处理中断、异常、或者访问被保护的系统资源;
四、寄存器
ARM有31个通用的32位寄存器,6个程序状态寄存器,共分为7组,有些寄存器是所有工作模式共用的,还有一些寄存器专属于每一种工作模式;
R13——栈指针寄存器,用于保存堆栈指针;
R14——程序连接寄存器,当执行BL子程序调用指令时,R14中得到R15的备份,而当发生中断或异常时,R14保存R15的返回值;
R15——程序计数器;
快速中断模式有7个备份寄存器R8—R14,这使得进入快速中断模式执行很大部分程序时,甚至不需要保存任何寄存器;
其它特权模式都含有两个独立的寄存器副本R13、R14,这样可以令每个模式都拥有自己的堆栈指针和连接寄存器;
五、当前程序状态寄存器(CPSR)
CPSR中各位意义如下:
T位:1——CPU处于Thumb状态, 0——CPU处于ARM状态;
I、F(中断禁止位): 1——禁止中断, 0——中断使能;
工作模式位:可以改变这些位,进行模式切换;
六、程序状态保存寄存器(SPSR)
当切换进入某一个特权模式时,SPSR保存前一个工作模式的CPSR值,这样,当返回前一个工作模式时,可以将SPSR的值恢复到CPSR中;
七、模式切换
当异常发生,CPU进入相应的异常模式时,以下工作是由CPU自动完成的:
1、在异常模式的R14中保存前一工作模式的下一条即将执行的指令地址;
2、将CPSR的值复制到异常模式的SPSR中;
3、将CPSR的工作模式设为该异常模式对应的工作模式;
4、令PC值等于这个异常模式在异常向量表中的地址,即跳转去执行异常向量表中的相应指令;
从异常工作模式退回到之前的工作模式时,需要由软件来完成以下工作:
1、将异常模式的R14减去一个适当的值(4或8)后赋给PC寄存器;
2、将异常模式SPSR的值赋给CPSR;
、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、、
ARM体系结构包含1个当前程序状态寄存器(CPSR)和5个各份的程序状态寄存器(SPSRs)。使用MSR和MRS指令来设置和读取这些寄存器。
当前程序状态寄存器(CPSR),持有关于当前处理器状态的信息。其他5个各份的程序状态寄存器(SPSR),每个特权模式都有一个,持有完成在这个模式下的例外处理时处理器必须返回的关于状态的信息。
SPSR用来进行异常处理,其功能包括:
(1)保存ALU中的当前操作信息。
(2)控制允许和禁止中断。
(3)设置处理器的运行模式。
程序状态寄存器的每一位的安排如图所示。
图 程序状态寄存器格式
1.条件码标志(Condition Code Flags)
N、Z、C、V均为条件码标志位。它们的内容可被算术或逻辑运算的结果所改变,并且可以决定某条指令是否被执行。
在ARM状态下,绝大多数的指令都是有条件执行的;在Thumb状态下,仅有分支指令是有条件执行的。条件码标志位的各位具体含义如表1所示。
表1 条件码标志位的具体含义
2.控制位
PSR的低8位(包括I、F、T和M[4∶0])称为控制位,当发生异常时这些位可以被改变。如果处理器运行特权模式,那么这些位也可以由程序修改。
(1)中断禁止位I、F。
·I=1,禁止IRQ中断;
·F=1,禁止FIQ中断。
(2)T标志位:该位反映处理器的运行状态。
·对于ARM体系结构v5及以上版本的T系列处理器,当该位为l时,程序运行于Thumb状态,否则运行于ARM状态。
·对于ARM体系结构v5及以上版本的非T系列处理器,当该位为1时,执行下一条指令以引起位定义的指令异常;当该位为0时,表示运行于ARM状态。
(3)运行模式位M[4∶0]:MO、M1、M2、M3、M4是模式位,这些位决定了处理器的运行模式。具体含义如表2所示。
表2 运行模式位M[4∶0]的具体含义
由表2可知,并不是所有的运行模式位的组合都是有效的,其他的组合结果会导致处理器进入一个不可恢复的状态。
3.保留位
PSR中的其余位为保留位,当改变PSR中的条件码标志位或者控制位时,保留位不要改变,在程序中也不要使用保留位来存储数据。保留位将用于ARM版本的扩展。