- 博客(59)
- 资源 (3)
- 收藏
- 关注
RSS订阅原创 功率估计和功率降低方法指南（8）
摘要： 本文详细介绍了在不同RTL阶段进行时钟门控和存储器访问率分析的方法，以优化芯片功耗。通过SpyGlass工具可执行三类分析：1）结构分析，识别未门控寄存器、无效时钟门控及连接性问题；2）基于活动性的分析，结合仿真数据评估时钟翻转效率与寄存器Q/CP值；3）基于功耗的分析，综合动态/静态功耗数据定位优化重点。对于存储器，需分析访问率、冗余读写条件及休眠机会。文章还强调建立回归流程监控关键指标（如时钟门控效率），并指出分析准确性受综合工具差异和统计传播误差的影响。这些方法可系统性地降低时钟网络和存储器的
2025-06-11 15:48:54
677
原创 功率估计和功率降低方法指南（7）
本文介绍了使用SpyGlass工具进行RTL与门级设计功耗相关性分析的方法。通过建立中间基准值（先比对门级结果，再比对RTL结果），分析漏电流、内部功耗、开关功耗等关键组件偏差。重点阐述了Power Explorer中的两种对比视图（组件偏差和总功耗偏差），以及针对不同功耗组件的根因分析方法，包括时序/组合逻辑漏电流、动态功耗、时钟功耗等。文章还提供了调试建议，如校准单元尺寸/Vt配置、检查活动性标注率、验证时钟模型一致性等，以帮助实现15%以内的可接受偏差范围。
2025-06-10 14:23:49
982
原创 功率估计和功率降低方法指南（6）
摘要：SpyGlass功耗估算工具提供了一套完整的功耗分析流程，主要包括power_est_average目标执行和结果查看机制。该工具支持通过PowerExplorer图形界面（含表格/饼图/树状图）、原理图标注视图、多种文本报告（pe_summary.rpt等）以及DashBoard/DataSheet可视化报告等四种方式查看功耗数据。分析内容包括动态/静态功耗、翻转率等关键参数，并可按照模块、时钟域、单元类型等多维度展示。特别地，PowerExplorer允许自定义显示属性和颜色编码，原理图视图支持端
2025-06-09 11:43:15
887
原创 功率估计和功率降低方法指南（3~5）
SpyGlass功耗分析方法学摘要 SpyGlass提供完整的功耗估算与优化流程，包含三种核心功能：功耗估算(PE)、功耗探索(PX)和寄存器/内存功耗优化(PR/PMR)。该方法学支持从RTL到网表的设计全流程，通过power_audit等目标验证环境配置，使用VCD/FSDB仿真数据进行信号活动分析。关键步骤包括：1)通过power_activity_check验证信号注解；2)利用power_est_profiling进行时钟门控效率分析；3)通过power_reduction_adv寻找优化机会。针
2025-06-06 17:19:11
1036
原创 功率估计和功率降低方法指南（1~2）
本文档介绍了一种可在 SpyGlass 中实施的低功耗设计与验证的方法论。本文档适用于所有使用 SpyGlass 的用户，无论是初学者还是高级用户。高级用户可直接跳转到文档中的相关章节进行阅读。我们首先在“低功耗设计背景（Low-Power Design Background）”一节中介绍了与低功耗设计相关的基本术语。接着在“功耗估算与探索方法论：目标概述（Power Estimation and Exploration Methodology: Goal Overview）”
2025-06-04 16:20:25
538
原创 使用 SpyGlass Power Verify 解决方案中的规则
SpyGlassPowerVerify解决方案是SpyGlassPredictiveAnalyzer的可选模块，用于低功耗设计验证。该方案支持RTL、网表和电源网络表阶段的分析，包含多种功耗相关检查规则。主要内容包括：1) 解决方案概述，涵盖低功耗设计技术和目标；2) 运行方法，包括Tcl和GUI两种方式；3) 支持的文件类型和相关约束；4) 命令和参数配置；5) 目标设置和规则助记符使用。解决方案采用模块化设计，可通过CPF/UPF文件定义电源意图，并提供详细的违规报告机制，帮助设计团队在早期发现并修复功
2025-05-30 16:49:17
734
原创 TTCAN协议详解
为基准）保存下来，此时可以得到一个L o c a l _ O f f s e t = ∣ R e f _ M a r k − M a s t e r _ R e f _ M a r k ∣ Local\_Offset=|Ref\_Mark-Master\_Ref\_Mark|同样满足G l o b a l T i m e = L o c a l T i m e + L o c a l _ O f f s e t Global\quad Time=Local\quad Time+Local\_Offset。
2025-01-24 16:03:52
196
原创 芯片设计-CDC-cdc_attribute
当用cdc_attribute -unrelated 对下面两个信号进行约束时，约束的点需要放在前级寄存器后面，而不是与门（聚合点）的前面。
2024-10-24 14:46:38
164
原创 芯片设计-CDC-AC_conv
在上面例子中，第一根信号经过二级同步器后经过一个寄存器，第二个信号经过二级同步器后经过两个寄存器。假设两个信号在clk1时钟域有00->11的跳变，那么经过clk2时钟域的一堆寄存器后，在逻辑门处看到信号会有00->10->11的跳变，显然这样是不行的。在上述例子中，sync[0:3]是使用格雷码同步的信号，sync_1是经过二级同步器同步的信号，它们在同一个逻辑门处聚合，spyglass会报出这里违例。AC_conv01规则报告来自同一域的信号，这些信号在同一目标域中同步，并在任意数量的时序单元后聚合。
2024-10-22 11:47:56
836
1
原创 高数4.3 分部积分法
有sinx ,cosx一定要想法变成一次方，有tanx,secx,cotx,cscx 要想法变换成偶次幂。幂和三角函数在一次，要把三角函数放在d（）里面。
2024-08-18 20:07:59
235
原创 高数3.6 函数图像描绘
1. 方法步骤1.1 渐近线1.1.1 水平渐近线1.1.2 铅直渐近线1.1.3 斜渐近线1.1.4 例题1.2 作图1.2.1 例题
2024-08-17 16:26:24
487
原创 高数3.5 极值与最值
1. 极值1.1. 定义1.2. 推论1.3. 求极值的步骤1.3.1 方法11.3.1.1 例题1.3.2 方法21.3.2.1 推导1.3.2.2 例题1.3.2.2.1 方法11.3.2.2.2 方法21.4.补充例题2. 最值2.1 定义2.2 例题
2024-08-17 12:56:42
389
基于fpga的Can总线收发设计
2024-07-25
基于FPGA的多进制LDPC译码器设计与实现 （应用于北斗短报文通信）
2024-07-25
Amazon Elastic Compute Cloud User Guide for Linux Instances
2024-07-24
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人