AD-1 Multilayer Pads with 0 size Hole found

最新推荐文章于 2024-06-17 22:07:52 发布
最新推荐文章于 2024-06-17 22:07:52 发布
阅读量809 收藏
点赞数
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zhaogaojian/article/details/132442158
版权

检查HoleInformation,HoleSize,Length是否有为0，修改即可

zhaogaojian
关注
DRC规则检查中出现Unplated multi-layer pad(s) detected警告的解决办法
teng9420的博客
05-25 1万+
这里写自定义目录标题DRC规则检查中出现Unplated multi-layer pad(s) detected警告原因：解决： DRC规则检查中出现Unplated multi-layer pad(s) detected警告 原因： mini USB的PCB封装有两个安装孔(multi-pad )， 并且这两个multi-pad 分别与管脚1 (USB IN) 和5 (GND) 相连，而电气规则设置默认不允许无沉铜通。 解决： 1.如果这两个multi-pad是有网络连接的，应该都是金属化(镀铜)， 即
Altium Desinger - 规格检查报错 (Unplated multi-layer pad(s) detected)
Matlab - Data_Reconstruction
09-17 5879
报错原因： 规则设置不允许存在无沉铜通孔，但是某个/某些通孔焊盘没有勾选plated。常见的如安装孔。设置错误的焊盘 解决办法： 通过DRC定位错误地点，根据该焊盘是否焊接器件，如果要焊接器件需要做沉铜处理，否则通孔上下两面就不是联通的，实际操作勾选"plated" 可以参考这篇博客 https://www.cnblogs.com/Baby-Xi5201314/p/704...
AD9959电路图（原理+电路）0-200M数字频率合成器
11-03
AD9959电路图（原理+电路）0-200M数字频率合成器
A novel optical multilayer hydrophone with a triangular pyramid substrate
02-26
A novel concept for an optical multilayer ultrasonic hydrophone with the sensing film deposited on a triangular pyramid glass substrate is proposed. Using the calculation model for the spectral coefficients’ derivatives of a dielectric multilayer optical coating, the acousto-optic sensitivity characteristic of the hydrophone is analyzed with different measurement laser polarizations and incident angles. We present a reasonable method and adjusting strategy for the optimum working point selection
Altium Designer 报错整理（一）
热门推荐
EFM32的专栏
03-24 4万+
Altium Designer 报错整理（一）
【Altium Designer】Design Rule Verification Report中有关Hole Size Constraint类型报错
SSA_ming的博客
08-06 1万+
本章目的：  在学习使用Altium Designer 过程总，进行设计规则检查时产生Hole Size Constraint: (xx mil < yy mil) Pad UX-YY(240mil,1305mil) on Multi-Layer Actual Hole Size = xx mil的类型报错解决方案 1、首先进行设计规则检查，在Messages中 查看产生的Design Rule Verification Report，找到Hole Size Constraint（孔尺寸约束），点.
Design of shallow-etched multilayer dielectric grating with –1st order high diffraction efficiency
02-10
A new design of shallow-etched multilayer dielectric grating (MDG) exhibiting a diffraction efficiency (DE) of approximately 100% in the –1st order at 1064-nm wavelength in Littrow mounting is ...
A four-channel multilayer KB microscope for high-resolution 8-keV X-ray imaging in laser-plasma diagnostics
02-07
A periodic multilayer that works at 8 keV and with a grazing incidence angle of 1.0o is coated on reflective surfaces to achieve a spatial resolution higher than 5 \mu m and an effective solid angle ...
Time-Shifted Multilayer Graph: A Routing Framework for Bulk Data Transfer in Optical Circuit-Switched Networks With Assistive Storage
02-07
本文提出了一种针对光电路交换网络中带有辅助存储功能的大规模数据传输的路由框架——时间偏移多层图（Time-Shifted Multilayer Graph）。在光通信网络中，大规模数据传输面临着高峰时段带宽资源的竞争问题，不仅...
Could not create and/or set value back on to object
v_nbsp的博客
05-21 851
严重: Could not create and/or set value back on to objectorg.action.Mainaction.user - Class: ognl.OgnlRuntimeFile: OgnlRuntime.javaMethod: setFieldValue原因是：private UserTable user;改为private UserTable use...
ad报错：Hole Size Constraint类型报错
最新发布
创世纪GENESIS
06-17 802
报错信息 "ad报错multi-layer actual rectangular hole width" 指的是在使用AD（Altium Designer）软件进行电路板设计时，在多层板（multilayer board）上创建或编辑矩形孔洞时，实际的孔洞宽度超出了设计规则或者规格要求。比如说，画了个插件焊盘，中间的孔是14mm的条孔，原来的规则里面还是小于2.54，那么就会报错“multi-layer actual rectangular hole width”。
Altium Designer整理和小插曲
summer_bird的博客
04-23 1506
1.出现报错|Net VCC has only one pin(Pin R?-7) 解决：利用排针，但是最后莫名又自己好了。。。 修改前： 修改后： 2.unknown U?/R?/之类 解决： 名字标好就行了 ...
Altium_Designer(protel_DXP)英文菜单汉化对应表表
Studying……
01-08 3万+
%s - No SI model for part@%s - 没有部件的SI模型 %s Degrees@%s 度 %s mm@%s 毫米 %s object selected in %s document@在%s个文档有%s个对象被选中 %s Objects Displayed (%s Selected)@%s 对象显示 (%s 被选择) %s objects selected@%s 对
测试点规则，电路板HoleSize规则 ， 半孔即埋孔规则设置（盲孔，埋孔放置及规则还不熟悉？？？）...
weixin_30879169的博客
07-03 667
一、 测试点设计规则 用于设计测试点的形状、用法 Testpoint Style 测试点风格。 Size 测试点的大小 Grid Size 格点的大小 Allow testpoint under component 选择是否允许将测试点放置在元件下面 TestPoint Usage 测试点用法 Allow multiple testpoints on same net 设置是否...
[Altium Designer] unplated multi-layer pad（s） detected 报错解决
06-18 1198
金属孔（镀铜）与非金属孔： 问题：在使用 mini_USB ，进行电气检查DRC时，遇到 “ unplated multi-layer pad（s） detected ” 的warning； 原因：mini_USB的PCB封装有两个安装孔（multi-pad），并且这两个multi-pad分别与管脚1（USB_IN）和5（GND）相连，而电气规则设置默认不允许无沉铜通孔； ...
PADS中Layer的描述说明
weixin_30340775的博客
09-03 348
PADS中各层的作用： 1)Top顶层 2)Bottom底层 3)-19)Layer i中间信号层 21)Solder Mask Top顶层掩膜层（阻焊层） 22)Paste Mask Bottom底层锡膏层 23)Paste Mask Top顶层锡膏层 24)Drill Drawing孔位图层，各个不同的孔径会有一个对应的符号。 25)Layer 25 对应着PCB...
【AD错误】Un-Routed Net Constraint: Unplated Pad S1-1(2.54mm,20.322mm) on Multi-Layer...解决办法
悟已往之不谏 知来者之可追
10-08 2万+
问题及原因分析 问题出现在了一个三端纽子开关的封装，因为是从别处copy的，没想到出现了此等问题。 unplated 意思是没有电镀的，如果没有电镀那么顶层和底层之间是没有沉铜的，就是不连的。 解决办法 勾选对应的plated。 ...
Altium Designer 18两层PCB设计常规设定
madmanazo的博客
04-20 2844
PCB规则及约束编辑器 PCB两层板设计的一些常规设置 Clearance(安全间距) 一般简单的两层板的话6mil或者8mil安全间距就OK，设置为8mil可能元器件管脚间距会报错，可以改小一点就OK ShortCircuit(短路) 不要勾选允许短路 Width(线宽设定) 最小设置为6mil，优先8mil，最大50mil，因为有些电源线走得比较宽，可根据板子做相应调整 Routing...
34.pad designer警告
weixin_30394669的博客
09-19 2133
1.Drill hole size is equal or larger than smallest pad size. Pad will be drilled away 　　原因：钻孔直径太大，直接把pad给覆盖了； 　　 　　措施：将parameter栏下的slot size和slot size的值改为小于layer栏下的regular pad中的width和heigh的值即...
ubuntu vscode配置github
09-21
在Ubuntu上配置VSCode与GitHub的步骤如下： 1. 首先，安装和初始化Git。打开终端，并输入以下命令： ``` $ sudo apt-get update $ sudo apt-get install git $ git --version ``` 确保Git安装成功。 2. 在VSCode中初始化仓库。在你的代码目录下，VSCode会生成一个名为".vscode"的文件夹。这个文件夹对代码阅读有影响，但对编译器没有影响。由于该文件夹产生的数据很大，超出了GitHub仓库允许的容量（100M），我们希望在仓库中忽略此文件夹。 3. 在VSCode中忽略特定文件。如果你希望忽略某个文件，可以按照以下步骤操作： - 在VSCode中打开你的仓库。 - 点击菜单"..."，选择"远程"，然后选择"添加远程存储库"。 - 在弹出的对话框中，将刚复制的SSH地址粘贴到"URL"字段中。 - 点击"添加存储库"，完成远程存储库的添加。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值