每周经典电路分析：采样保持放大器(1)

与ADC转換器相伴出现的逻辑器件是采样保持放大器。 对于1.5V工作的电路来说，采样保持电路是最难设计的电路之一，主要是因为没有可用的具有足够低截止电压的FET开关，这里介绍了两个方法，第一种方法是通过去掉开关来解决相关问题，虽然其实现采样保持的方法并非常规方法，但它不需要专门的部件，不需要微调，电路容易构建，具有大约4ms级采样时间(稳定到0.1%)。第二种是更加传统的设计电路，需要专门进行选择的匹配部件，更为复杂，但是其提供的125us( 0.1%)的采集时间，相比第一种的设计提高了30倍。我们将分两次推文分别介绍这两种设计，先介绍第一种设计：

此电路利用积分与比较器构成采样和保持功能，其中VT1是倒置三极管应用，保证采样电容充分放电，C1B/C1A比较器构成反馈保持功能，特别是HP5082-2810一个小小肖特基二极管，构成了正反馈的锁存器，以避免采样保持电压波动，具体原理分析见第二个视频，因为仿真中发现LM10运放太老旧了，准备换成TI公司的最新超低压运放，而此运放在multisim中没有模型，需要自制元件模型，所以第一个视频是介绍如何自制模型。后续推文将另外介绍orcad 的PSPICE A/D混合仿真时，其中的自制仿真模型与这里介绍的multisim自制仿真模型类似：

第一个视频：自制元件仿真模型：

multisim自定义元件

第二个视频：采样保持器原理分析：

采样保持放大器

更多内容请关注微信公众号:RiscV与IC设计