Makefile工程管理

make命令根据Makefile文件中的规则来编译

makefile构成

规则

targets : prerequisites

        command

目标：依赖

        命令

命令之前用tab键

通用规则%

伪目标

.PHONY: clean

 clean:

        rm *

最终目标

如果make没有指定目标名称，那么Makefile中的第一条规则就是最终目标

变量

$^    所有的依赖
$@    代表目标
$<    代表第一个依赖文件

arm-linux-gcc -g -c test.c -o test.o
@arm-linux-gcc -g -c test.c -o test.o    //去回显

make命令能自动认识两种Makefile , makefile ，或者使用make -f 来指定文件编译