从基本概念上来说,ZynqUltraScale+ RFSOC)采用40mm×40mm球状引脚栅格阵列(BGA)封装技术的软件无线电。它是Xilinx公司之前的基于FPGA体系结构的多处理器系统级芯片(UltraScale MPSoC)的升级版本,多处理器系统级芯片有4个64位ARM Cortex A53应用处理器,还有2个双核ARM Cortex-R5实时处理器。
为了使其成为射频系统级芯片,Xilinx公司增加了8个4GS/s采样频率的12位或14位的模数转换器,每个模数转换器都配有可编程数字化下变频器。模数转换器几乎消除了所有的模拟前端组件,射频/中频采样率高达4GHz。
SoC还有8个6.4GS/s采样率的数模转换器,每个数模转换器都配有数字化下变频器。数模转换器在第二奈奎斯特区,以6.554GS/s采样率生成高达4GHz的载波输出频率,包括可编程插补和抽取,并支持双频工作。
为了连接用于数据或配置存储的外部存储器接口,该处理系统包括DMA、NAND、SD/eMMC和第三代SPI控制器PCIe和100 Gb/s以太网。Interlaken芯片到芯片接口采用高速串行接口,数据传输速率可达150Gb/s。串行收发器的数据传输速率高达28.2Gb/s,采用特高速背板设计,每位的功耗比上一代收发器更低。
SoC还有时钟管理电路,包括时钟合成、阻尼和路由组件,它们共同以最小化偏离、功耗和延迟,提供灵活的时钟分布。通过256位AES-GCM,SHA/384和4096bit RSA模块,可以实现安全引导功能。加密引擎也可用于用户加密。
由于RFSoC通过可编程信号处理,可以实现模数和数模信号转换,因此采用单个芯片或通过一些外部资源实现数字化射频存储器(DRFM)应该是可行的。
至少就目前而言,数字化射频存储器比目前的Zynq UltraScale+ RFSoC更适用于分布式方案。原因之一是第一代芯片的延迟时间为145ns,但是干扰日益复杂的雷达系统所需的往返延迟时间至少为40ns。
另一个原因是数字化射频存储器是自定义子系统,采用专有设计技术、软件和其他技术。因此,分布式方案具有更大的灵活性和差异性,有更好的潜在表现。