Quartus 基础器件设计 多路选择器 交叉开关 优先编码器 多路选择器 加法器 补码加法器 带流水线的加法器 乘法器 计数器 状态机 移位寄存器 多路选择器 Verilog HDL 文件建立 添加Vector Waveform文件并配置仿真输入波形的方法在之前的文章已说明过了,此处直接展示仿真的结果。 从仿真波形中可以看到:当SEL端的信号变化时,输出端会选择相应的输入信号进行输出。 多路选择器的RTL生成图: 二选一对路选择器的RTL结构 两种多路选择器的资源消耗对比(上为二选一,下位四选一) 交叉开关 代码段如下所示 仿真结果如图所示 4*4交叉开关的RTL结构