- 博客(3)
- 收藏
- 关注
原创 01_SVA断言语法介绍
随着设计接口时序越来越复杂,一些时序相关的check通过用传统的方式检测变得越来越困难;而system verilog assertion可以方便的描述一些时序相关的序列,减低了验证的复杂度。
2022-09-02 18:19:52 967 1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人
随着设计接口时序越来越复杂,一些时序相关的check通过用传统的方式检测变得越来越困难;而system verilog assertion可以方便的描述一些时序相关的序列,减低了验证的复杂度。
2022-09-02 18:19:52 967 1
TA创建的收藏夹 TA关注的收藏夹
TA关注的人