02_常见的一些断言描述实例

数字前端开发Achilles

已于 2022-09-18 23:08:20 修改

阅读量287

点赞数

分类专栏： 02_常见接口时序实例文章标签： fpga开发

于 2022-09-16 14:08:43 首次发布

本文链接：https://blog.csdn.net/zhu_sha/article/details/126854148

版权

本文详细介绍了FPGA开发中两个重要的断言检查：SOP和EOP的成对检查，以及APB接口的相关检查，对于确保设计的正确性和稳定性具有重要意义。

摘要由CSDN通过智能技术生成

1. SOP和EOP成对检查

always @(posedge clk,  negdege rst_n)
	if(!rst_n || eop)
		pkt_tmp <= 1'b0;
	else if(sop)
	   pkt_tmp <= 1'b1;   

//******************************************************************************
// Assertion: sop correct
//******************************************************************************
property p_sop_correct；
	@(posedge clk, negedge rst_n) disable iff (!rst_n)  sop  |-> !pkt_tmp;
endproperty
//******************************************************************************
// Assertion: eop correct
//******************************************************************************
property p_eop_correct；
	@(posedge clk, negedge rst_n) disable iff (!rst_n)  eop  |-> pkt_tmp || sop;
endproperty
//******************************************************************************
// Assertion: no hole
//*********************************************************************