Quartus II 11.0、NIOS II 11.0
XX、HDL设计:
1)NIOS内核设计:
使用Qsys自带IP:
CLK
Reset
NIOS Processor
Peripherals
使用自定义IP:
按照Avalon规范编写HDL
进行IP仿真测试
添加到Qsys工程目录
设置参数添加到kernel
2)HDL模块设计:
使用Quartus自带HDL模块:
PLL
Storage
Logic
使用自定义HDL:
Reset
数据处理和控制
3)配置引脚
4)编译仿真