ARMv8-A架构基础之AArch32中的寄存器

与ARMv7-A兼容意味着，对于以AArch32执行状态运行的处理器，ARMv8-A架构的AArch32状态与ARMv7-A通用寄存器提供的视图之间必须存在某些对应关系。

记住，在ARMv7-A体系结构中，有16个供软件使用的32位通用寄存器（R0-R15）。 其中15个（R0-R14）可用于通用数据存储。剩下的R15寄存器是程序计数器（PC），当硬件内核执行指令时，其值被改变。 软件还可以访问CPSR，以及从SPSR中访问先前执行的模式中保存的CPSR副本。 在发生异常时，将CPSR复制到发生异常的模式的SPSR。

这些寄存器中的那个及在哪里被访问，取决于软件执行的处理器模式和寄存器本身。 这被称为banking。 下图中的阴影寄存器被存储备份。它们使用物理上独立的存储，并且通常只有进程执行在特定模式下时才可以访问。

 

banked_registers.png

在ARMv7中使用Banking来减少异常的延迟。 但是，这也意味着在相当多的可能的寄存器中，任何时候只有不到一半的寄存器可用。

ARMv8-A具有31个64位通用寄存器，在所有异常级别都可以访问。

当发生从AArch32到AArch64的异常时，有一些特殊的情况要考虑。 AArch64处理程序代码可能需要访问AArch32寄存器，因此架构定义了映射以允许访问AArch32寄存器。

X寄存器的[63:32]位在AArch32状态下不可用，并且要么为0，要么是AArch64中写入的最后值。 没有架构用来保证它是什么值。 因此通常访问AArch32的寄存器，用W寄存器表示。
该映射如下图所示：

 

register_mapping.png

AArch32还将存储的寄存器映射到另外无法被访问的AArch64寄存器。

AArch32中的SPSR和ELR_Hyp寄存器是只能使用系统指令访问的额外寄存器。 它们没有映射到AArch64架构的AArch64通用寄存器空间。 其中一些寄存器在AArch32和AArch64之间对应：

• SPSR_svc映射到SPSR_EL1。
• SPSR_hyp映射到SPSR_EL2。
• ELR_hyp映射到ELR_EL2。

以下寄存器仅在AArch32执行期间使用。 然而，在使用AArch64的EL1执行期间，它们保持其状态，并且在该异常级别的AArch64执行期间不可访问。

• SPSR_abt.
• SPSR_und.
• SPSR_irq.
• SPSR_fiq.

如果要访问SPSR寄存器，只能在AArch64执行在更高的异常级别的上下文切换期间进行访问。

如果从一个使用AArch32的异常级别发生一个使用AArch64的异常级别，则AArch64 ELR_ELn的高32位全为零。

AArch32上的系统寄存器

在ARMv7-A架构中，系统寄存器提供的功能是通过CP15寄存器访问的。与AArch64的32位W寄存器映射到AArch32通用寄存器的映射方式大致相同，在CP15寄存器和AArch64系统寄存器之间有一个定义好的映射。

许多系统寄存器都是32位的，在这种情况下，AArch32和AArch64实例之间有一对一的映射关系。 例如，AArch32 Hyp系统控制寄存器（HSCTLR）映射到SCTLR_EL2

一些AArch64系统寄存器是64位宽的，通常映射到两个AArch32 CP15寄存器。 例如：

• HCR映射到HCR_EL2 [31：0]。
• HCR2映射到HCR_EL2 [63:32]。

AArch32上的PSTATE

在ARMv8-A中，传统CPSR的不同组件被呈现为可独立访问的处理器状态（PSTATE）字段。 PSTATE还包括特定于AArch32状态的字段。

下图显示了AArch32上的CPSR位分配：

 

exceptions_from_aarch64 .png

 

给予的额外PSTATE位只能在AArch32访问：

名称	说明
Q	累积饱和标志。
GE（4）	大于或等于标志。
IT（8）	If-Then执行位。
J	J位。
T	T32位。
E	字节顺序位。
M	模式字段。

---

原文
https://developer.arm.com/products/architecture/a-profile/docs/100878/latest/registers-at-aarch32

转载链接：https://www.jianshu.com/p/3bc719911db0