- 博客(26)
- 资源 (5)
- 收藏
- 关注
RSS订阅原创 绝对路径和相对路径对比
1. 默认路径就是指MDK工程所在的路径，即.uvprojx文件所在的路径（文件夹）相对路径就是指由某个文件所在的路径引起的跟其它文件（或文件夹）的路径关系。绝对路径是指目录下的绝对位置，直接到达目标位置，通常是从盘符开始的路径。3. “../”表示当前目录的上一层目录（也可以写做"..\"）2. “./”表示当前目录（相对当前路径，也可以写做“.\”）
2025-11-17 20:27:49
107
原创 vivado创建system BD中 pl2ps_axi_0的设置
vivado 错误：[BD 41-1274] set bif parameter, Validation failed for parameter 'Max Burst Length(MAX_BURST_LENGTH)' for BD Interface 'M_AXI_GP0'. Value '32' is out of the range (1,16) 。
2025-09-14 21:41:53
187
转载 vitis build特别慢
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。原文链接：https://blog.csdn.net/a1476743846/article/details/148980363。在"详细信息"选项卡中找到MSPCManagerService.exe。按下Win+R，输入services.msc打开服务管理器。找到"Microsoft PC Manager"服务。右键选择"属性"，将启动类型改为"禁用"点击"停止"按钮立即停止服务。右键选择"结束任务"
2025-08-22 16:47:43
147
原创 vitis错误
Windows系统默认路径长度限制为260字符，而Vitis工程路径"E:/myproject/..."可能超过此限制，导致编译工具链无法正确处理文件136。建议将工程迁移至更短路径（如"C:/prj"）或启用Windows长路径支持（修改注册表。
2025-08-22 16:08:20
183
原创 RGB888与RGB565
从 5bit 或 6bit 到 8bit，取原 5bit 或 6bit 的低 3 位或低 2 位做补全成 8 位。从 8bit 到 5bit 或 6bit，取原 8bit 的高位，数据位上做了压缩，却损失了精度。24bit RGB888 -> 16bit RGB565 的转换。16bit RGB565 -> 24bit RGB888 的转换。
2025-08-18 15:30:41
311
转载 24bit RGB888与16bit RGB565
从 5bit 或 6bit 到 8bit，取原 5bit 或 6bit 的低 3 位或低 2 位做补全成 8 位。从 8bit 到 5bit 或 6bit，取原 8bit 的高位，数据位上做了压缩，却损失了精度。24bit RGB888 -> 16bit RGB565 的转换。16bit RGB565 -> 24bit RGB888 的转换。
2025-08-18 15:27:59
45
原创 波特率相关计算
1位的时间，例波特率115200, 1s是1,000,000,000，1,000,000,000/115200=8680.6ns。
2025-07-21 21:19:13
107
原创 verilog中parameter和localparam的区别
parameter：用于定义一个标识符代表常量，可以通过defparam或顶层例化时进行参数传递。localparam：用于定义一个标识符代表常量，本地参数定义，无法进行参数传递。
2025-07-19 22:26:28
139
转载 [转] 脉宽调制实现LED显示屏灰度的方法
脉宽调制就是通过控制led的发光时间来实现灰度，LED的光电响应速度比较快，可以达到几十兆。因此，我们可以利用控制电路高速点亮和熄灭LED，得到精细的灰度等级。这样，驱动LED的电流就成了一系列脉冲，而脉冲的宽度受图像数据的调制，因此叫脉宽调制。这种方式控制成本低、控制精度高、线性好，现已被广泛采用。 1、权值点亮法 以校正后的12位图像数据D11?D0为例来说明此方法，首先将并行的数据转换为...
2018-06-23 15:52:21
2773
转载 【转】异步时钟脉冲同步器的设计
module edge_detect( input sclk_1,//100M input sclk_2,//50M input p_in, output p_out ); reg p_i...
2018-06-22 15:18:27
1019
转载 【转】FPGA中对异步信号的处理
最常用的约束有IO管脚位置约束和电平幅度约束，这个很好理解。另外，就是对时钟网络约束。这个是很重要的。比如你的系统中，驱动的电路的时钟是27M的，那么你需要在约束文件中增加类似如下的约束语句NET REF_CLK27M TNM_NET = REF_CLK27M_grp;TIMESPEC TS_REF_CLK27M = PERIOD REF_CLK27M_grp : 37ns HIGH 50 %;这...
2018-06-22 15:08:01
1729
Digital Signal Processing with Field Programmable Gate Arrays.4th
2015-01-08
数字信号处理的FPGA实现英文第三版Digital Signal Processing with Field Programmable Gate Arrays(3rd ed)
2010-12-18
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人