HEIF/HEVC图像编码FPGA IP简介

本文介绍了Zobovision的HEIF/HEVC图像编码FPGA/ASIC IP,支持最大16K*32K的图像尺寸,提供高速编码,能在FPGA平台上实现单IP实时1080P@60的编码速度。该IP具有固定帧编码周期、接近零延迟码流输出、低延迟和高效系统集成等特点,适用于需要高速、低延迟图像编码的场景。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

zobovision HEIF/HEVC image Encoder FPGA/ASIC IP   ( 中博视清)

(HEIF图像编码器IP)

 HEIF/HEVC图片编码FPGA/ASIC IP

 YUV420/400, 8Bit

 画面尺寸最大可达16K*32K(可进一步扩展)  

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值