flush_dcache_page（）函数作用

最新推荐文章于 2024-06-24 21:23:03 发布
最新推荐文章于 2024-06-24 21:23:03 发布
阅读量2.6k 收藏
点赞数
将dcache相应的page里的数据写到memory里去， 以保证dcache内的数据与memory内的数据的一致性。

cache一般可以工作在write-through(通写)或write-back(copyback回写)模式，在后一种模式下，需要flush函数来保持数据的一致性。

zrlean
关注
Linux内存管理（五十七）：shrink_list 详解(2)
私房菜
09-07 701
在上一篇博文中详细分析了部分中的和详细流程见代码注释，这里有几个重点下面单独拉出来剖析。
【OpenHarmony4.1 之 U-Boot 2024.07源码深度解析】018 - init_sequence_r ：重定位后的函数列表
最新发布
|~~~热爱生活、努力学习的小伙汁~~~|
08-11 139
【OpenHarmony4.1 之 U-Boot 2024.07源码深度解析】018 - init_sequence_r ：重定位后的函数列表
linux 内核flush,armv8(aarch64)linux内核中flush_dcache_all函数详细分析
weixin_39522103的博客
05-01 780
/** __flush_dcache_all()* Flush the wholeD-cache.*Corrupted registers: x0-x7, x9-x11*/ENTRY(__flush_dcache_all)//保证之前的访存指令的顺序dsb sy//读cache level id registermrs x0, clidr_el1 // read cli...
armv8(aarch64)linux内核中flush_dcache_all函数详细分析
Heron——Linux & ARM
09-26 1万+
/*  *  __flush_dcache_all() *  Flush the wholeD-cache.  * Corrupted registers: x0-x7, x9-x11  */ ENTRY(__flush_dcache_all) //保证之前的访存指令的顺序     dsb sy                    //读cache level id regi
Linux 内核缓存一致性相关机制和接口梳理
06-24 1146
缓存一致性是一个非常关键的问题，特别是在多核处理器和直接内存访问（DMA）场景下。因此就需要有机制和接口来确保缓存的一致性。
linux内核写文件flush,ARMv8 Linux内核源码分析：__flush_dcache_all()
weixin_39754831的博客
04-29 258
1.1 /** Flush the wholeD-cache.*Corrupted registers: x0-x7, x9-x11*/ENTRY(__flush_dcache_all)//保证之前的访存指令的顺序dsb sy//读cache level id registermrs x0, clidr_el1 // read clidr//取bits[26:24](Lev...
mysql innodb flush_MySQL-Innodb-正常刷脏场景下FlushPages数量计算方法
weixin_39568133的博客
01-20 229
相关参数innodb_max_dirty_pages_pct_lwminnodb_max_dirty_pages_pctinnodb_adaptive_flushinginnodb_adaptive_flushing_lwminnodb_flushing_avg_loopsinnodb_io_capacityinnodb_io_capacity_max先看一下要flush的page的数量是怎么计算...
flush_dcache_range函数如何实现？
m0_68231587的博客
11-15 578
【代码】flush_dcache_range函数如何实现？
armv7对应的CACHE操作相关文件解析
waterhawk的专栏
02-23 9949
最近在使用TI的DRA726芯片。A15端需要访问图像，而图像是在外设空间的，用DMA拷贝到CACHE空间。 这样就导致了DMA的CACHE一致性的问题，需要在DMA之后清除所使用图像空间的数据CACHE。 以这个A15核心为例，解析一下ARM的CACHE操作，涉及的文件有：cacheflush.h   cache-v7.S  proc-macros.S  proc-v7.S 内存是OS
内存基础小知识（arm）
zhuguanghong的博客
09-09 600
处理器的cr0寄存器Pcd标志用来启用或者禁用高速缓存电路。 pcd标志是访问叶匡中的数据时高速缓存是否开启，pwt表示将数据写到叶匡的时候采用的回写策略是通写还是回写。 TLB用于缓存刚刚被访问的物理地址。每个cpu都有一个TLB。 常用宏功能： PAGE_SHIFT:指定offset字段的位数，页框大小。 PMD_SHIFT指定线性地址的offset字段与table字段的总位数。32位当PAE被禁用的时候是22位offset（12）+table（10），PMD_MAS...
CACHE & TLB (三）
Am_111的专栏
03-12 3410
source code 以ARM926EJ－S为例分析， 主要的代码位于arch/arm/mm/cache-arm926.s和arch/arm/mm/proc-arm926.s 1. cache和tlb的定义   #ifdef MULTI_CACHE   ENTRY(\name\()_cache_fns)             .long    \name\()_flush_ic
ARMv8 Linux内核源代码分析：__flush_dcache_all()
weixin_34060741的博客
02-11 186
1.1   /*  *  __flush_dcache_all() *  Flush the wholeD-cache.  * Corrupted registers: x0-x7, x9-x11  */ ENTRY(__flush_dcache_all) //保证之前的訪存指令的顺序     dsb sy                    //读cach...
Lazy D-cache flush (non aliasing VIPT)
samssm的专栏
11-05 968
Linux Kernel / Linux Kernel - Vineet Gupta [synopsys.com] - 7 May 2013 08:38 EDT flush_dcache_page( ) is MM hook to ensure that a page has consistent views between kernel and userspace. Thus it is
ARM使用术语清除（flush)和清理（clean）表示对cache的两种基本操作
热门推荐
bytxl的专栏
12-19 1万+
清除flush cache的意思是清除cache中存储的全部数据。对处理器而言，清除操作只要清零相应cache行的有效位即可。当存储器配置上有变化时，整体或部分cache可能需要进行清除操作。有时也用术语作废（invalidate）来代替术语“清除”。然而，对于采用写回策略的D-cache，就需要使用清理（clean）操作。     清理clean cache的意思是把脏的（即被改写过的）cac
linux cpu cache
ARM-Linux
12-07 2629
cache分为Dcache和Icache，本文讨论Dcache即数据cache。 什么是DMA：就是在CPU不参与的情况下，由DMA控制器完成内存RAM和其他外设（usb、网卡等）的数据传输，可以写RAM，也可以读 RAM。具体方式就是设定DMA的源地址和目标地址，以及DMA方式，然后写入传输的字节数就可以启动DMA数据传输了。CPU设置完后就不用管数据的传输。 DMA牵涉到cache，因为CPU为了提高和RAM的交互性能，会把RAM中的部分数据放到cache，这样CPU从cache读要比..
DMA内存申请--dma_alloc_coherent 及 寄存器与内存
乐于分享
11-16 5757
在项目驱动过程中会经常用到dma传输数据，而dma需要的内存有自己的特点，一般认为需要物理地址连续，并且内存是不可cache的，在linux内核中提供一个供dma所需内存的申请函数dma_alloc_coherent. 如下所述： dma_alloc_coherent() dma_alloc_coherent() -- 获取物理页，并将该物理页的总线地址保存于dma_handle，返回该物理页的虚拟地址 DMA映射建立了一个新的结构类型---------dma_addr_t来表示总线地址。dma_a.
一文详解处理器缓存（缓存一致性、读写屏障、指令预取、false sharing）
qq_53111905的博客
08-09 1535
一文详解处理器缓存（缓存一致性、读写屏障、指令预取、false sharing）
PL读不到PS写入DDR的数据
蒋楼丶的博客
05-24 1679
（按已知的信息，CPU1会不使能L2 Cache）。CPU1往DDR中写数据后用。把CPU1中的相关代码放到CPU0中运行，PL能读到DDR中的相关数据。初步分析可能与L2 Cache有关，具体原因暂不明，欢迎留言指导。函数将数据回写到DDR，但是随后PL在DDR中读不到相关数据。设置，将L2 Cache等分给两个CPU使用。CPU0的L2设置默认，CPU1设置。平台：ZYNQ7020。
保留DDR内存作为外设访问
linyangspring的专栏
02-21 2997
最近使用xilinx的zynq，需要完成FPGA和ARM的AXI协议通讯，通过增加linux内核启动参数mem=1008M保留了顶部的16M内存空间用来读写数据，FPGA以DMA方式来访问这个内存空间，接下来要完成的就是给这16M的内存空间编写platform_device的驱动程序。 现在讲期间碰到的问题总结一下： 1）DMA： 什么是DMA：就是没有CPU的情况下，由DMA控制器完成内存
flush_dcache_range()函数讲解
07-13
flush_dcache_range()函数是一个用于刷新指定内存范围的数据缓存（data cache）的函数。它通常在嵌入式系统或者需要直接操作硬件的场景中使用，用于确保数据在缓存和内存之间的一致性。 在讲解函数之前，先了解一下数据缓存的概念。数据缓存是一种高速存储器，位于CPU和主内存之间，用于缓存最近使用的数据。它可以提高数据访问速度，减少CPU等待数据的时间。然而，数据缓存和主内存之间的数据可能会不一致，即缓存中的数据和内存中的数据可能不同步。这可能导致一些问题，例如读取脏数据或者写入数据后没有及时刷新到内存中。 flush_dcache_range()函数的作用就是解决这个问题，它用于强制刷新指定内存范围的数据缓存，使得缓存中的数据与内存中的数据保持一致。这个函数会将指定范围内的数据从缓存中写回到内存中，确保数据的一致性。 具体实现上，flush_dcache_range()函数会使用特定的指令或者操作来执行刷新操作，具体的实现方式因处理器架构而异。在调用这个函数之前，需要确保指定的内存范围是有效的，并且需要小心处理在多处理器系统中的数据同步问题。 需要注意的是，flush_dcache_range()函数是一个底层的函数，通常不会直接在应用程序中使用。它更适合在操作系统、驱动程序或者嵌入式固件中使用，以确保数据在缓存和内存之间的一致性。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值