zsisinterested的博客

在硬件上我们经常用到的通信协议无非就那么几种：IIC通信串口通信SPI通信

串口通信及RAM读写一、工程简介二、功能介绍三、具体实现1.顶层模块三级目录一、工程简介（为了方便理解，已将设计中的各个变量名称或程序略作调整，可能在实际运行过程中会出现变量名称不匹配等错误，并不是逻辑错误；完整程序设计地址如下：）串口通信简单来说就是一种以连续的串行数据流形式发送或接收数据的方式。也就是每次传输一个二进制位。一般来说，一帧数据有八个二进制位。本工程就是利用串口通信的方式将上位机发送过来的数据接收后写入到FPGA的RAM中，等待发送信号出发后，在将RAM中的信息读取出来发送到上

基于FPGA的数字密码锁一、简介1.1设备要求1.2 功能要求二、工程分析：三、具体程序：顶层模块：矩阵键盘扫描模块功能划分模块四、总结：一、简介本文篇幅可能有些长，请耐心阅读本数字密码锁采用矩阵键盘作为十六位按键输入，其中，十位数字键，六位功能按键。密码锁具有清零，密码重置，错误警报等多项功能，采用数码管动态显示的方法显示信息。1.1设备要求1、FPGA开发板一块（需要有至少六位数码管）2、矩阵键盘一块3、下载线，电源线等以及杜邦线若干1.2 功能要求六位功能按键：on:密码锁开关，

矩阵键盘原理在做矩阵键盘的驱动时，写了好多次都没有成功，出现了各种奇奇怪怪的错误。最后在网上看了无数篇的博客和讲解，终于搞懂了原理。矩阵键盘的电路原理图如图所示（在网上看到别人的就随手down了下来）：矩阵键盘一共十六个按键，共接出八个引脚（四个行四个列），其中四个输入，四个输出。一般都把四个行作为输入的四条线，把四个列作为输出。先将四条列线全部拉低，若有按键被按下，电路接通，则对应的行线也被拉低，输出低电平，其余行线为高电平。然后在依次拉低每一条列线，其余列线置高电平，来判断是哪一根列线使输出行

FPGA基于Verilog实现的多功能时钟时钟实现的功能：1.数码管显示时间2.有计时功能3.可实现定点报时多功能时钟共两种工作状态：1.正常的时钟显示时间2.计时状态由于部分原因，本例中调节时间的功能并没有添加，程序大体功能完整，可能出现少许BUG，可以做个参考，望知。实现资源：FPGA开发板一块，包括： 六位八段数码管（用于显示时间）、蜂鸣器（用于定点报时）、 四位按键输入开发板采用50Mhz晶振产生时钟变量定义一共有5个输入，包括四个按键及一个时钟输入3个输出，包括位、