服务器FPGA/CPLD常用IP核
文章平均质量分 95
一些常用的开源IP核(自研),纯架构分享,完整代码请自己完善。语言为Verilog HDL。
玩库子弟
2026年。
学生时代的终章,社会人生的序曲。
在这里,记录一种成长。
相信持续的力量,好奇未来的形状。
欢迎来到我的搬砖副本。
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
基于IIC接口的可配置多通道PWM控制器IP核设计 V1.0
本文介绍了一款基于IIC总线的可配置多通道PWM控制器IP核设计。该设计采用模块化架构,支持标准PWM和中心对齐模式,具有灵活的时钟预分频、死区时间控制等功能。IP核通过IIC接口配置参数,并可选择集成APB或AXI-Lite总线接口,适用于电机控制、LED调光等应用。设计采用参数化配置体系,支持8-32位PWM分辨率,通道数可扩展。关键特性包括影子寄存器机制、智能中断系统和标准IIC从机接口。该IP核解决了传统PWM方案接口不统一、扩展性差等问题,具有高度灵活性和可复用性。原创 2026-03-05 23:01:16 · 251 阅读 · 0 评论 -
CPU Power Sequence控制器IP设计与实现 V1.2
X86架构的服务器CPU含有多路电源轨,如常见的P3V3、P1V05、P0V9等。如整机方案使用的是Eagle Steam或之前的CPU,整个系统的电源时序会增加若干组关于PCH的电源轨。电源部分的常见分类有CPU核心电源、IO电源、总线电源、DIMM电源等,其上电时序和掉电时序必须满足平台的PDG或EDG的时序要求,如若不然,某些BUG可能就脱颖而出。原创 2024-04-12 19:31:21 · 4146 阅读 · 2 评论 -
基于FPGA的多路SGPIO总线解析与重组系统设计 V1.0
基于FPGA的多组SGPIO总线重组为一组SGPIO总线设计原创 2024-11-05 22:22:30 · 2062 阅读 · 0 评论
分享