verilog 4位4选1多路选择器(代码+仿真)
verilog 4位4选1多路选择器设计代码module mux4(input[3:0] d0,d1,d2,d3,//4个4位的输入input[1:0] select,//2位输入,表示选择的输入output reg [3:0]out//4位输出,和选择的输入一致);always @(*) //敏感信号列表,当d0,d1,d2,d3,select任意一个改变时执行 beg...
原创
2020-04-01 17:07:37 ·
22183 阅读 ·
1 评论