![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
FPGA相关
文章平均质量分 65
以FPGA相关知识为记录,提高自己
水甚
这个作者很懒,什么都没留下…
展开
-
verilog语言基本掌握点
1.reg与wire的说明:相同点:都能表示一种类型。不同点:wire:连线型数据,线网类型;表示元件间的物理连线,不能保存数据;线网是被驱动的,可以用连续赋值语句或把元件的输出连接到线网等方式进行驱动;给线网提供驱动的赋值元件就是“驱动源”,线网的值由驱动源来决定;如果线网没有连接到驱动源,线网的缺省值为“Z”。reg:寄存器型数据类型,通常用于对存储单元进行描述;这种变量可以保持它们自身的数值,直到该变量被指定了新的值为止 ;在过程被赋值的变量必须定义为reg型;只能存放无符号原创 2021-05-18 08:30:58 · 258 阅读 · 0 评论 -
WIN10系统下,ISE14.7版本Isim仿真报错的情况
如标题。由于本人直接安装在C盘,则从以下路径:“C:\Xilinx\14.7\ISE_DS\ISE\gnu\MinGW\5.0.0\nt\libexec\gcc\mingw32\3.4.2\collect2.exe”将其删除,重新运行仿真器,问题解决。原创 2020-09-25 23:00:56 · 2020 阅读 · 1 评论 -
FPGA基础篇:同步复位和异步复位的区别
含义:同步复位 是指复位信息只有在时钟上升沿到来时,才能有效,否则无法完成对系统的复位工作。异步复位 是指无论时钟沿是否到来,只要复位信号有效,就对系统进行复位。优缺点:同步复位process begin wait until clk’event and clk=’1’; if rst=’1’ then count<=(others...原创 2019-07-17 00:58:02 · 14730 阅读 · 0 评论