- 博客(2)
- 收藏
- 关注
RSS订阅原创 逻辑设计中多时钟设计【2】
简介在上个系列中，主要分析了单bit时钟信号是如何在多个时钟域中进行同步的。概括起来只有两点：一是通过同步器，二是将控制信号与数据信号合并成一组（数据+控制）总线，经过FIFO或RAM实现跨时钟域设计。那么在这节中，重点来分析跨时钟域这个概念。1. 跨时钟域在讨论阴部时钟域见传输数据的方法之前，先来分析跨时钟域问题的各种类型。如果多个时钟都起源于同一时钟（注：在《硬件架构的艺术
2017-07-16 23:38:27
1640
翻译 Xilinx 7series FPGA SelectIO资源--ODDR
OLOGIC 资源OLOGIC块在FPGA内的位置紧挨着IOB，其作用是FPGA通过IOB发送数据到器件外部的专用同步块。OLOGIC 资源的类型有OLOGIC2(位于HP I/O banks)和OLOGIC2(位于HR I/O banks)。在本文的下述论述中，除非特殊说明，OLOGIC2和OLOGIC3在功能和端口上都是相同的。OLOGIC2和OLOGIC3不属于原语，正因为这样，所以
2017-07-05 22:21:05
9480
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人