FPGA逻辑设计之时序分析
文章平均质量分 69
田庚.Bing
这个作者很懒,什么都没留下…
展开
-
时序约束方法之一--时序约束步骤
本系列文章为在读一篇关于时序约束的文章时的一些笔记和思考。文章以Xilinx器件时序约束为基础进行分析。 在FPGA的开发中,时序是灵魂,如何进行时序约束,显得尤为重要。 FPGA的时序约束,可以分成以下4个步骤: 时钟 input delay output delay 时序例外 在实际设计开发中,在完成逻辑开发后,首先应该进行时钟设计,然后进行综合,综合完成以后进行input del...原创 2018-08-12 21:55:49 · 4034 阅读 · 2 评论 -
时序约束方法之二--Altera静态时序分析与约束原理
本文是学习威视锐学院课程《FPGA静态时序分析精讲》系列课程第二讲的学习笔记。原视频地址:课程地址 目录 分析对象 Altera时序分析基本项 发射沿和采样沿 建立时间和保持时间 数据和时钟的到达时间 建立时间 保持时间 建立时间余量 保持时间余量 I/O时序分析 复位输入和撤离 分析对象 在FPGA中对于时序分析的理论基础,主要是依赖下图进行分析的。 图1 两级寄存...原创 2018-09-22 22:40:20 · 2270 阅读 · 0 评论