HDL Designer 安装 ＋ 问题解决 （Linux）dasdfasd

最新推荐文章于 2024-04-25 11:10:04 发布
最新推荐文章于 2024-04-25 11:10:04 发布
阅读量4.4k 收藏 1
点赞数 2
分类专栏： EDA 文章标签： linux ubuntu os
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/EEYYEE/article/details/3409404
版权
HDL Designer Series 2005_2
OS:    Ubuntu 8.04.1

一切安装过程都挺顺利的。。。
期间提示在某个目录找不到awk，自己做了个链接到它要求的目录就好了

最后运行的时候就出问题了
问题：
Error:Could not create fontset for font
'-adobe-helvetica-bold-r-normal--14-100-100-100-p-82-ISO8859-1'
The following characters can not be drawn with this font
ISO8859-15

解决：
 cd /usr/X11R6/lib/X11/
ln -s /usr/share/X11/XKeysymDB XKeysymDB
ln -s /usr/share/X11/locale/ locale

看来都是HDS要求的目录结构和Ubuntu的不一样造成的！
EEYYEE
关注
  • 2
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
activeHDL7.2 lisence
08-02
license-------------------- # # Generator build: 2.0.7.716 # License number: 90801373651 # Configuration: AEDU(1) # Generated: 8/1/2009 # Expires: 8/1/2010 # # # Features present in the license(number of features[,version]) # Active-HDL Student Edition(1)
Mentor Graphics HDL Designer Series (HDS) 2021用于设计、分析和编辑您的项目文档
01-28
Mentor Graphics HDL Designer Series (HDS) 2021是一个专业和有效的应用程序，用于设计、分析和编辑您的项目文档。 它是一个强大而全面的应用程序，提供了深入的分析能力，高级的创建编辑器，以及完整的项目和工作流管理。 这是一个有用和高效的应用程序，它提供了灵活的设计环境，难以置信地提高了单个工程师和团队的生产力。 它还提供了一个完全灵活的设计和与管理工具的集成，确保设计工作流程的所有阶段的可追溯性。 它允许您分析、评估和可视化复杂的RTL位，集成的HDL代码分析和完整的项目中的连接分析。 使用这个神奇的工具，您将能够在Verilog、VHDL和混合过程中创建项目，以帮助管理数据。 安装说明：https://blog.csdn.net/hongfu951/article/details/11 解压密码：123
明导国际HDL Designer新增支持Altera和Xilinx规则集
11-28
明导国际 (Mentor Graphics) 日前宣布其HDL Designer Series设计环境已新增多套RTL编码规则库以支持Altera和Xilinx等业界主要FPGA厂商的可程序逻辑组件，并将会整合并行设计检查功能。 　　HDL Designer Series是唯一能于设计输入过程同时执行先进设计检查的工具，对于Reuse Methodology Manual 3.0以及Altera和Xilinx组件规则集的支持将进一步巩固其优势。并可经由快速精确的分析和错误辨识来减少错误机率，其适用范围不仅涵盖普通HDL程序代码，还包括特定厂商的FPGA规则。 　　Altera负责主管EDA合作
Verilog HDL Design Examples
09-18
Verilog HDL Design Examples-CRC Press
CPLD入门与实践
10-17
CPLD入门与实践是CPLD入门学习教程，提供给CPLD入门学习与参考
Mentor新版HDL工具套件可缩短产品开发周期
11-29
Mentor Graphics公司近日宣布在其最新版本的HDL Designer Series工具中增加了一种同步设计检验和创建环境。该HDL Designer Series环境能为ASIC和FPGA提供最具效率的HDL设计解决方案，适用于个体工程人员和大型设计团队，并有助于缩短开发周期和反工时间。  　　基于上述功能，HDL Designer完全集成了业界首个高速HDL设计检验引擎，可用于实现优化的实时和同步设计。该版本组件还支持SystemVerilog及Property Specification Language(PSL)等先进设计和验证语言，并通过Adobe Systems的Scal
Mentor HDL Designer Series 2010.2a Linux 1CD
sdmmrj的博客
07-17 967
Mentor.Graphics.FormalPro v2008.2.0 Solars 1CD Mentor.Graphics.FPGA.Advantage.v8.2-ISO 1CD（FPGA全流程设计工具） Mentor.Graphics.FPGA.Advantage.For.Hdl.Design.v5.4 1CD Mentor Graphics HDL Designer 2015.1b W
报错：Error: Could not create FontSet for font ‘-adobe-helvetica-medium-r-normal-*
Grayhht的博客
03-14 284
ubunutu debug Error: Could not create FontSet for font '-adobe-helvetica-medium-r-normal-*
HDL Designer代码审查
一个会写代码的烤鸭
05-29 5324
代码审查 1.HDL Designer—设计复用、创建和管理工具 1.1主要的优点： （1）采用多种高级设计输入工具，快速创建设计； （2）快速地分析设计代码，评估代码，对RTL代码进行图形化处理； （3）内置与其他EDA工具和版本管理工具的接口； 与Mentor Graphics的其它工具构成完整的FPGA/ASIC设计流程。 使用HDL Designer 1.1启动和创建新的项目 2.添加设计文件 选中被测软件源代码所在的目录。 4.6.3 设置顶层文件 4.6.4 设置规则扫描策略 点击DesignC
Synopsys Synplify FPGA 2011.03 SP2 Win（7-12）
11-17
Synopsys Synplify FPGA 2011.03 SP2 Win disk7
MENTOR.GRAPHICS.LEONARDO.SPECTRUM
09-07
　LeonardoSpectrum是Mentor公司出品的一款HDL逻辑综合软件,使应用于通信、宽带、无线及多媒体领域的可编程SoC设计的创新和管理变得更为轻松。 　　有了LEONARDO SPECTRUM，您即可利用VHDL或是Verilog语言,LeonardoSpectrum是由Mentor Graphics发展，不但操作非常方便，还具备工作站等级ASIC工具的强大控制能力和最优化功能特色。 　　该软件有三种逻辑综合方式：SynthesisWizard（综合向导）、 Quick Setup（快速完成）、FlowTabs（详细流程）方式。具体采用哪种方式可点击工具栏快捷图标或从Tools菜单中选择 　　LEONARDO SPECTRUM是非常好的逻辑综合软件，有了 LEONARDO SPECTRUM，您即可利用VHDL或是Verilog语言建立PLD、FPGA和ASIC元件。LeonardoSpectrum是由Mentor Graphics发展，不但操作非常方便，还具备工作站等级ASIC工具的强大控制能力和最优化功能特色。LeonardoSpectrum提供 PowerTabs菜单，工程师面对设计挑战时，可使用其中的先进合成控制选项；除此之外，LeonardoSpectrum也包含强大的调试功能和业界 独有的五路相互探测能力（five-way cross-probing），使您更快完成设计的分析与合成。 　　Mentor Graphics Leonardo Spectrum提供更好的合成能力 　　Leonardo Spectrum是Mentor Graphics发展的合成工具，它能协助Atmel客户在一个合成环境中使用VHDL或Verilog语言完成FPGA设计，让他们针对工业控制、通 信、宽频、无线与多媒体等应用市场，更轻易的建立和管理FPSLIC设计。LeonardoSpectrum的操作非常简单，又支持各种复杂设计方式，设 计人员可精密控制他们的FPGA设计，并获得最佳设计结果，满足他们的所有设计需求。 　　LeonardoSpectrum是Mentor Graphics的子公司Exemplar Logic的专业VHDL/Verilog HDL综合软件，简单易用，可控性较强，可以在LeonardoSpectrum中综合优化并产生EDIF文件，作为QuartusII的编译输入。该软 件有三种逻辑综合方式：Synthesis Wizard（综合向导）、Quick Setup（快速完成）、Advanced FlowTabs（详细流程）方式。三种方式完成的功能基本相同。Synthesis Wizard方式最简单，Advanced FlowTabs方式则最全面，该方式有六个选项单，如图所示，分别完成以下功能：器件选择、设计文件输入、约束条件指定、优化选择、输出网表文件设置及 选择调用布局布线工具。 　　以上每步操作都提供相应的帮助，简单明了。需要注意的是，在输入设计文件时要正确排列文件的次序，将底层文件放在前面，顶 层文件放到后面，这样LeonardoSpectrum软件才能正确地建立数据信息库。综合完成后，可以将输出网表文件 （.EDF）作为MAX+PLUS II或Quartus II的设计输入文件，再完成编译、仿真、定时分析和器件编程等步骤，完成整个系统的设计过程。
HDL Designer Series User Manual Mentor Graphics.pdf
02-03
The HDL Designer Series tools provide a highly automated environment for managing and exploring HDL designs. The design data is maintained as source VHDL or Verilog files which can be created or edited using HDL text or graphical editors
Elasticsearch单机部署（Linux）
明静致远
04-22 907
本文中Elasticsearch版本为7.12.0，JDK版本为1.8.0，Linux环境部署。（1）查看Elasticsearch对应的常用的jdk版本如下：（详情可看官网的JDK部署(Linux)
Linux 抽象命名空间（Abstract Namespace）简介
最新发布
日拱一卒，玉汝于成
04-25 356
与传统的 UDS 不同，抽象命名空间并不在文件系统中创建实际文件，而是仅存在于内核内存中，其名称以 localabstract: 作为前缀。在这个例子中，我们创建了一个名为 my_abstract_namespace 的抽象命名空间，并将其绑定到了刚创建的 Unix 套接字上。要在 Linux 系统中生成一个抽象命名空间，通常需要使用编程语言的套接字 API 来创建一个 Unix 域套接字，并将其绑定到一个以 localabstract: 开头的特殊路径。
linux18：进程等待
m0_73919066的博客
04-20 1063
1：子进程创建的目的是要完成父进程指派的某个任务，当子进程运行完毕退出时，父进程需要通过进程等待的方式，回收子进程资源，获取子进程退出信息（子进程有无异常？没有异常结果是否正确？检查退出码查看错误原因）2：父进程如果一直不回收，就可能造成子进程‘僵尸进程’的问题，子进程一直得不到父进程的回收，进而造成内存泄漏。3：子进程一旦变成僵尸状态，那就刀枪不入，“杀人不眨眼”的kill -9 也无能为力杀死一个已经死去的进程。只能通过进程等待将他进行回收。
Spectre-v2 以及 Linux Retpoline技术简介
小立仔
04-19 1190
Spectre-v2 以及 Linux Retpoline技术简介
Linux 静态IP地址修改与报错处理
zywhehe的博客
04-22 270
Linux 静态IP地址修改与报错处理
【Linux】账号和权限管理
weixin_62922268的博客
04-21 834
它允许管理员在系统中添加一个新的用户组，并可以指定该用户组的组ID（GID）和其他属性。它可以允许用户更改自己的密码，也可以允许超级用户（root）更改其他用户的密码。的命令，它可以用于修改用户的各种属性，如用户名、用户ID、主目录、默认shell等。命令时，请务必谨慎，确保不会意外地更改了系统中文件或目录的权限，以免造成不必要的问题。这会删除系统中的指定用户账户及其相关文件，但不会删除该用户的主目录（默认情况下）。的命令，它用于从系统中删除指定的用户账户及相关文件。
hdldesigner安装
08-25
要安装HDL Designer，首先需要执行HDS_win.exe文件，并按照默认设置进行安装。安装完成后，可以在安装根目录下的license文件夹中启动lmtools.exe许可程序，并在config services中配置相关文件路径以启用license。接下来，可以使用HDL Designer启动和创建新的项目。在新建工程时，需要选择工程路径与库路径，并添加被测源代码。在设置顶层文件时，可以右键选择Set Design Root来设置顶层文件。 如果使用的是HDL Designer Series 2005_2，并且在Ubuntu 8.04.1操作系统上安装，可能会遇到一些问题，例如找不到awk等。可以尝试在/usr/X11R6/lib/X11/目录下创建一些软链接来解决这些问题。最后，HDL Designer提供了高度自动化的环境来管理和探索HDL设计，设计数据以源VHDL或Verilog文件的形式进行维护。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* [HDL Designer代码审查](https://blog.csdn.net/qq_40531974/article/details/117228112)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 33.333333333333336%"] - *2* [HDL Designer 安装 ＋ 问题解决 （Linux）dasdfasd](https://blog.csdn.net/EEYYEE/article/details/3409404)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 33.333333333333336%"] - *3* [HDL Designer Series User Manual Mentor Graphics.pdf](https://download.csdn.net/download/ylkevin/15010698)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 33.333333333333336%"] [ .reference_list ]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值