HDL Designer代码审查

最新推荐文章于 2024-02-06 19:58:37 发布
最新推荐文章于 2024-02-06 19:58:37 发布
阅读量5.6k 收藏 104
点赞数 7
分类专栏： 可编程逻辑器件软件测试 文章标签： 经验分享
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_40531974/article/details/117228112
版权

在这里插入图片描述

代码审查

作者：Saint
掘金：https://juejin.im/user/5aa1f89b6fb9a028bb18966a
微博：https://weibo.com/5458277467/profile?topnav=1&wvr=6&is_all=1
GitHub：github.com/saint-000
知乎：https://www.zhihu.com/people/saint-80-61/columns
在这里插入图片描述
代码审查：
在这里插入图片描述

1.HDL Designer—设计复用、创建和管理工具
1.1主要的优点：
（1）采用多种高级设计输入工具，快速创建设计；
（2）快速地分析设计代码，评估代码，对RTL代码进行图形化处理；
（3）内置与其他EDA工具和版本管理工具的接口；
2.安装HDL Designer
执行HDS_win.exe文件，按照默认设置安装HDL Designer软件。
在这里插入图片描述
3.关于license的启用
在安装根目录下的license文件夹中开启lmtools.exe许可程序，在config services中配置各文件路径。
在这里插入图片描述
4.使用HDL Designer
4.1启动和创建新的项目
新建工程：
在这里插入图片描述
选择工程路径与库路径：
在这里插入图片描述
4.2添加被测源代码
在这里插入图片描述
选中被测软件源代码所在的目录：
在这里插入图片描述
在这里插入图片描述
4.3 设置顶层文件：右键顶层文件选择Set Dseign Root
在这里插入图片描述

4.4 设置规则扫描策略
点击DesignChecker，将My _Essentials_Policy设置为缺省的策略
在这里插入图片描述

双击任意策略（例如My_Essentials_Policy），可以看到该策略中对应详细的规则说明
在这里插入图片描述
选中任意规则，右键Base Rule Details可查看相应的规则实例
在这里插入图片描述
在这里插入图片描述
注：可在DesignChecker中新建Ruleset或者Policy，新建策略规格后可在软件根目录下查看新增的规则记录文件
在这里插入图片描述
在这里插入图片描述

4.5 对被测件进行代码审查
选中被测件顶层文件，右键点击Check，选择Run Through Design Root进行设计规则检查
在这里插入图片描述

4.6 查看代码审查结果
在这里插入图片描述
HDL Designer 通过设计策略自动化检查代码编写规范并得出设计检查结果
在这里插入图片描述

双击Error，可以查看具体违例信息，采用人工走查相结合的方式确认缺陷是否误报

Saint-000
关注
  • 7
    点赞
  • 踩
  • 104
    收藏
    觉得还不错? 一键收藏
  • 5
    评论
专栏目录
Mentor HDL Designer Series 2010.2a Linux 1CD
sdmmrj的博客
07-17 992
Mentor.Graphics.FormalPro v2008.2.0 Solars 1CD Mentor.Graphics.FPGA.Advantage.v8.2-ISO 1CD（FPGA全流程设计工具） Mentor.Graphics.FPGA.Advantage.For.Hdl.Design.v5.4 1CD Mentor Graphics HDL Designer 2015.1b W
HDL Designer介绍
DanielZql的博客
05-09 6932
HDL Designer—设计复用、创建和管理工具 HDL Designer Series 是Mentor Graphics公司独有、完善的硬件设计复用、创建和管理环境，广泛地应用在FPGA, 平台化FPGA, 结构化ASIC，ASIC和SoC等多种设计流程中。HDL Designer可以实现HDL与图形方式混合的层次化设计，结合数据管理、版本管理、文档管理、设计流程管理等全面的设计管理功能，为大规模设计提供了有力的支持。HDL Designer提供和多种仿真器、综合器的接口，用户可以根据实际情况定制自己
Mentor Graphics HDL Designer Series (HDS) 2021用于设计、分析和编辑您的项目文档
01-28
Mentor Graphics HDL Designer Series (HDS) 2021是一个专业和有效的应用程序，用于设计、分析和编辑您的项目文档。 它是一个强大而全面的应用程序，提供了深入的分析能力，高级的创建编辑器，以及完整的项目和工作流管理。 这是一个有用和高效的应用程序，它提供了灵活的设计环境，难以置信地提高了单个工程师和团队的生产力。 它还提供了一个完全灵活的设计和与管理工具的集成，确保设计工作流程的所有阶段的可追溯性。 它允许您分析、评估和可视化复杂的RTL位，集成的HDL代码分析和完整的项目中的连接分析。 使用这个神奇的工具，您将能够在Verilog、VHDL和混合过程中创建项目，以帮助管理数据。 安装说明：https://blog.csdn.net/hongfu951/article/details/11 解压密码：123
HDL Designer 安装 ＋ 问题解决 （Linux）dasdfasd
EYE 的专栏
11-29 4579
HDL Designer Series 2005_2OS:    Ubuntu 8.04.1一切安装过程都挺顺利的。。。期间提示在某个目录找不到awk，自己做了个链接到它要求的目录就好了最后运行的时候就出问题了问题：Error:Could not create fontset for font-adobe-helvetica-bold-r-normal--14-100-100-100-p
hdl_checker：重新利用现有的HDL工具以帮助编写更好的代码
02-02
HDL检查器 HDL Checker是一种语言服务器，其中包装了VHDL / Verilg / SystemVerilog工具，旨在减少设置所需的样板代码。 它支持或自定义HTTP接口； 除了可以计算出混合语言依赖性，编译顺序，解释一些编译器消息并提供一些（有限的）静态检查之外，还可以推断出可能属于库的VHDL文件。 安装 pip install hdl-checker --upgrade 要么 pip install hdl-checker --user --upgrade 注意：确保可以运行hdl_checker --version ，尤其是在将PIP与--user选项一起使用时。 编辑器支持 VS代码 在VS Code上安装。 Vim / NeoVim 使用 参见（PR ），一旦合并，ALE应该立即支持HDL Checker。 使用 在，将其添加到您的： { " languageserver " : { " hdlChecker " : { " command " : " hdl_checker " ,
des算法代码Verilog HDL.rar
09-03
des算法代码Verilog HDL
明导国际HDL Designer新增支持Altera和Xilinx规则集
11-28
明导国际 (Mentor Graphics) 日前宣布其HDL Designer Series设计环境...并可经由快速精确的分析和错误辨识来减少错误机率，其适用范围不仅涵盖普通HDL程序代码，还包括特定厂商的FPGA规则。 Altera负责主管EDA合作
VerilogHDL.rar_VerilogHDL_常用Verilog代码
09-22
用VERILOG语言总结了常用代码 非常有用
verilogHDL源代码
12-11
verilogHDL源代码，FPGA,硬件开发，verilogHDL源代码，FPGA,硬件开发
基于HDL Designer 的UART FPGA设计教程
UKR_FPGA_LY的博客
11-28 403
1 准备工作... 31.1 UART工程描述... 31.1.1 Uart工程结构... 41.1.2 源文件结构... 41.2 安装ModelsimSE 2019.2软件... 51.3 安装HDL Designer2021.1软件... 51.4 安装Vivado 19.2软件... 62 设置HDS Setup Assistant配置... 62.1 HDS Setup Assistant介绍... 62.2 设置HDL语言... 72.3 设置目标FPGA器件... 82.4 设置仿真器选项..
Mentor新版HDL工具套件可缩短产品开发周期
11-29
Mentor Graphics公司近日宣布在其最新版本的HDL Designer Series工具中增加了一种同步设计检验和创建环境。该HDL Designer Series环境能为ASIC和FPGA提供最具效率的HDL设计解决方案，适用于个体工程人员和大型设计团队，并有助于缩短开发周期和反工时间。  　　基于上述功能，HDL Designer完全集成了业界首个高速HDL设计检验引擎，可用于实现优化的实时和同步设计。该版本组件还支持SystemVerilog及Property Specification Language(PSL)等先进设计和验证语言，并通过Adobe Systems的Scal
AltiumDesigner10详细使用教程.pdf
07-11
AltiumDesigner10详细使用教程，支持大家查看使用、学习！
HDL-Coder详细教程
07-03
HDL-Coder详细教程，有详细例子，源于官方例程，中文教程
HDL Designer Series User Manual Mentor Graphics.pdf
02-03
The HDL Designer Series tools provide a highly automated environment for managing and exploring HDL designs. The design data is maintained as source VHDL or Verilog files which can be created or edited using HDL text or graphical editors
HDL Designer 帮助与参考文档
UKR_FPGA_LY的博客
11-28 274
HDL Designer 参考文档（support）
hdl 简单设计举例
maclinuxye的博客
01-23 676
电路设计举例        本节设计一个简化的处理器取指令，体会HDL的使用：        处理器一般有一个PC寄存器，其中存储指令地址，本次尝试包括两个部分：PC模块，指令存储器。 1、 PC模块的设计与实现 PC模块的功能就是给出取指令地址，同时每个时钟周期取指令地址递增。   1、 rst 宽度为1 输入 作用为复位信号 2、 clk 宽度为1 输入 作用为时钟信号 3、
HDL Designer 2021.1 如何将默认编辑器修改为VsCode
最新发布
qq_42752888的博客
02-06 648
HDL Designer 2021.1 如何将默认编辑器修改为VsCode
基于HDL Designer的FPGA设计方法
UKR_FPGA_LY的博客
11-28 213
HDL Designer 设计方法
Cadence Design Entry HDL 使用教程
热门推荐
uio159753的博客
01-09 3万+
Cadence Design Entry HDL 使用教程 前言 cadence Design Entry HDL是cadence内部集成的一款板级的EDA设计工具，早期叫 concept HDL。其为cadence最早的原配板级电路图绘制工具，只不过由于后来cadence收购了orcad然后就将旗下的capture CIS收入其中，由于后者使用起来上手简单，所以后者更为大家所熟知。虽然大家对...
hdl designer使用教程
08-25
HDL Designer是一种设计复用、创建和管理工具，它提供了多种高级设计输入工具，能够快速创建设计，并能够对RTL代码进行图形化处理。它还内置了与其他EDA工具和版本管理工具的接口。安装HDL Designer可以执行HDS_win.exe文件，并按照默认设置进行安装。启用license可以在安装根目录下的license文件夹中打开lmtools.exe许可程序，并在config services中配置相应的文件路径。 在使用HDL Designer时，首先需要启动并创建一个新的项目，可以选择工程路径和库路径。然后可以添加被测源代码，选中被测软件源代码所在的目录。接下来需要设置顶层文件，可以通过右键点击顶层文件并选择Set Design Root来进行设置。 HDL Designer提供了丰富强大的输入手段，包括框图、流程图、状态机、真值表、基于接口设计、表格式输入输出、HDL文本等多种设计输入描述方式。所有的图形化设计输入都可以自动生成高效率可直接综合的HDL代码。 HDL Designer Series是Mentor Graphics公司开发的一种硬件设计复用、创建和管理环境，广泛应用于FPGA、平台化FPGA、结构化ASIC、ASIC和SoC等多种设计流程中。它可以实现HDL与图形方式混合的层次化设计，并提供了全面的设计管理功能，如数据管理、版本管理、文档管理和设计流程管理等。HDL Designer还与多种仿真器和综合器提供接口，用户可以根据实际情况定制自己的设计流程。 综上所述，HDL Designer是一款功能强大的设计复用、创建和管理工具，通过多种设计输入方式和丰富的设计管理功能，能够提高设计效率，并与其他工具进行集成，为硬件设计提供全面的支持。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* [HDL Designer代码审查](https://blog.csdn.net/qq_40531974/article/details/117228112)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] - *2* *3* [HDL Designer介绍](https://blog.csdn.net/m0_37160535/article/details/106013952)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 5
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值