FPGA
小白study
这个作者很懒,什么都没留下…
展开
-
FPGA 降频实现led的闪烁,LED不闪烁
在让led灯闪烁的试验中 ,若频率过高那我们的人眼是看不出led的闪动的,若FPGA的主频的为50MHZ,程序中通过计数来构造低频的脉冲达到led的闪烁,假设我们最后频率想降为Y,程序中的计数为X,则满足 1/50M*X*2=1/Y;我们可以得出X越大,则Y就越小。当结果发现led不闪烁时,可以将程序的计数增大试一下。原创 2015-04-03 15:22:18 · 2495 阅读 · 0 评论 -
FPGA verilog中波特率的计算
FPGA 主频如果为50M,则时钟周期就是20ns。若数据发送速率为9600dps,则一位数据需要的时间为1000000000/9600= 104167ns,则FPGA 传送一位需要翻转104167/20=5028个周期才可传送一位,所以程序中需计数5028.才可满足9600dps。原创 2015-04-03 14:06:15 · 5051 阅读 · 2 评论 -
Quartus II11.0破解注意
Quartus II11.0破解时需要注意的:一般Quartus II11.0都会带破解方法,但我按照破解方法没破解成功,在这里写下自己破解中需要注意的事一般网卡号软件那里有两个,选其中的一个,或破解时cmd-ipconfig/all,把“EF-BF-”中的-去掉然后按照破解方法破解原创 2015-04-04 15:20:30 · 1816 阅读 · 0 评论 -
使用Tcl脚本分配FPGA管脚
自动生成Tcl文件Project -> Generate Tcl File for Project...弹出如下对话框,设置脚本路径。编辑引脚使用set_location_assignment分配管脚如下:第一次配制时,没有set_location_assignment语句,自已在set_global_assignment语句下一行添加即可。转载 2015-04-08 14:44:14 · 746 阅读 · 0 评论 -
数字信号处理的学习资源
1. 核心期刊IEEE Signal Processing SocietyIEEE的信号处理的网站,地址为http://www.signalprocessingsociety.org/,其主要包括3部分内容:IEEE Signal Processing MagazineIEEE Signal Processing LettersIEEE Jo转载 2015-04-08 14:55:15 · 588 阅读 · 0 评论