ZYNQ-702裸机之MIO使用

最新推荐文章于 2024-04-14 17:48:16 发布
最新推荐文章于 2024-04-14 17:48:16 发布
阅读量2.1k 收藏 2
点赞数
分类专栏： ZYNQ入门系列 文章标签： ZYNQ-702裸机
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/chaorwin/article/details/58592037
版权
本文介绍了如何在ZYNQ-702裸机环境下，通过硬件环境搭建，将PS的FCLK_CLK0时钟连接到PL的M_AXI_GP0_ACLK，并配置MIO10连接LED，从而实现LED的闪烁功能。通过SDK创建项目和C代码，最终运行程序使得DS23 LED每秒闪烁一次。
摘要由CSDN通过智能技术生成

ZYNQ-702裸机之MIO使用

1.硬件环境搭建

这里写图片描述
- 将时钟从PS的FCLK_CLK0连接到PL的M_AXI_GP0_ACLK
- 双击ZYNQ，进行下图操作
这里写图片描述
-702的MIO10连接着 LED–DS23
然后进行，保存，create HDL wrapper，最后生成.bit文件
导出硬件，打开sdk
创建led_flash得空项目，创建c文件
代码如下

代码块

最低0.47元/天 解锁文章
chaorwin
关注
专栏目录
ug585-Zynq-7000-TRM.rar_ug585_ug585-Zynq-7000-TRM_zynq 手册_zynq-7
07-14
《Zynq-7000 All Programmable SoC Technical Reference Manual》（UG585）是Xilinx公司为Zynq-7000系列All Programmable片上系统（SoC）提供的一份详尽的技术参考手册。这份文档包含了Zynq-7000 SoC的设计、实现和...
XILINX ZYNQ 7000 AXI总线 (三) AXI GPIO
denghuajing的博客
07-24 2027
ZYNQ的PS部分是有一个GP接口，32 Bit 的AXI master接口，默认是打开的，如果双击绿框可以看到是打开的。固定的IO，这里说的是ZYNQ PS最小系统就有的IO。比如说MIO，DDR，PS复位，PS时钟等。如果尝试的吧AXI GPIO 从接口和ZYNQ的主接口连接的时候，ViVado会提示无法连接。M_AXI_GP0 就是AXI的主机接口，M_AXI_GP0_ACKL是主机接口的时钟。接下来就是把复位连接在一起，就接到PS-PL的复位信号上，时钟都接到PS-PL时钟上来。
Zynq7020-PS端裸机--EMMC/SD驱动实现
分不清
07-03 5925
下面来介绍一下，emmc、sd的驱动实现。 一、vivado PL端设置 二、ps端代码编写
ZYNQ-Vitis(SDK)裸机开发之（四）PS端MIO和EMIO的使用
qq_38584212的博客
04-14 1445
以ZYNQ7020为例，GPIO总共118个，分为了4个bank（ZU+的GPIO和bank数量有所增加），其中MIO有两个bank，需要注意的是bank1的GPIO数量只有22个，其余三个都有32个。MIO和EMIO均为PS端的GPIO，由PS控制，其中MIO可直接配置复用成PS外设，而EMIO则可以连接到PL端，复用为PL端搭建的外设资源。
学会Zynq（4）GPIO中MIO的使用方法
FPGADesigner的博客
03-10 8801
本文将介绍PS部分GPIO中MIO的使用。本文先通过一个控制LED闪烁的实例体会MIO的用法，学习GPIO相关结构体与API函数的使用；然后再系统讲解GPIO的相关概念。 Zynq设计与代码详解 与第1篇相似，建立一个工程，配置好Zynq的时钟和DDR后，需要在MIO Configuration->I/O Peripherals->GPIO中选中GPIO MIO。一般设计中配置的UA...
《Zedboard》第一个工程helloworld
森子格
08-02 1398
文章目录 打开VIVADO后 点击创建工程(Create Project) 在进入工程创建引导窗口后，按照官方教程中第一个工程进行如下配置。 需要注意的地方都已经用红色框框圈住。 其中 Project name、Project Location 可根据需要进行自定义设置 Board 选择与官方文档不同，需要选择 zedboard 工程创建好了之后，接下来创建嵌入式处理器项目，点击左侧...
ug585-Zynq-7000-TRM
06-09
这份手册是v1.12.2版本，发布日期为2018年7月1日，是开发者理解和使用Zynq-7000 SoC的重要参考资料。 Zynq-7000 SoC是一款高度集成的片上系统，集成了可编程逻辑（PL）和应用处理器（APU）两大部分，结合了高性能的...
ug585-Zynq-7000-TRM_SOC_zynq_
10-01
《Zynq-7000 TRM SOC详解》 Zynq-7000是Xilinx公司推出的一款高度集成的系统级芯片（System-on-Chip，简称SoC），它将可编程逻辑（FPGA）与高性能处理器相结合，为嵌入式设计提供了一种强大的解决方案。本篇将深入...
ug585-Zynq-7000-TRM,zynq著名手册文档ug585;官网如果太慢，可以这里下载
06-17
请注意，使用Zynq-7000 AP SoC进行设计时，应遵循Xilinx提供的技术参考手册以及最新的产品规格书，确保设计的合规性和正确性。同时，了解并遵守Xilinx的条款和条件，包括但不限于知识产权保护、限制责任和产品非故障...
Xilinx Zynq-7000系列原理图PCB封装库（AD库）
12-23
使用这个库文件，设计者可以方便地在Altium Designer中导入Zynq-7000系列的元器件，快速建立原理图，并自动生成PCB布局。在设计过程中，设计师需要注意以下几点： 1. **引脚分配**：确保正确地连接了Zynq-7000的...
学会Zynq（1）搭建Zynq-7000 AP SoC处理器
FPGADesigner的博客
03-10 1万+
有三四个月没有记录blog了，这段时间也参加了一些比赛，以及上课。Vivado的资料还没有记录完，不过还是先记录下这段日子用的比较多的Zynq, 也为接下来的项目做做准备。学习主要还是看官方资料，还有黑金米联的一些教程（虽然一些细节、概念有错误，但能让入门更快也是好事）。 FPGA嵌入式开发概述 使用Xilinx FPGA进行嵌入式设计有两种解决方案：（1）.使用MicroBlaze软核处理器进...
【ZYNQ 详细案例一】GPIO读写的详细实现 基于ZEDBOARD
Taneeyo的博客
03-23 2030
【ZYNQ 详细案例一】GPIO的认识与实现 基于ZEDBOARD GPIO是一种外设，可用于连接。。 首先先点击【Block Design】 然后添加处理器IP，也就是我们的ps部分。 双击打开之后，点击【Run Block Automation】，因为在创建工程时，我们已经选择了板子的型号。所以点这个自动配置，就会按照我们选择的板子型号进行一个默认的初始化。 默认点击【OK】即可。 此时会生成带有许多外部信号接口的PS IP核。当然，这么多的信号我们在此案例中并不全部需要用到。 因此，【双击IP
Zedboard学习（五）：MIO与EMIO操作
hongbin_xu的博客
07-13 9178
MIO： Zynq7000 系列芯片有 54 个 MIO(multiuse I/O)， 它们分配在 GPIO 的 Bank0 和Bank1 隶属于 PS 部分， 这些 IO 与 PS 直接相连。 不需要添加引脚约束， MIO 信号对 PL部分是透明的。 所以对 MIO 的操作可以看作是纯PS 的操作。 EMIO： 同时Zynq可以配置多达63个EMIO引脚，这些引脚可以配置到PL部
ZYNQ 的供电有上电顺序的要求
Matlab - Data_Reconstruction
04-15 8198
由于 ZYNQ 的供电有上电顺序的要求，所以这些电源的产生顺序必须符合 ZYNQ 的上电顺序要 求，图中的蓝色虚线表示这些电源的产生顺序。 ZYNQ 芯片的 PS 和 PL 都需要多组电源。如下表所示： PS 和 PL 的供电完全独立，两者之间没有任何上电顺序的要求，PS 电源（VCCPINT，VCCPAUX，VCCPLL， VCCO_DDR，VCCO_MIO0 和 VCCO_MIO1）可在任何 PL 电源之前或之后上电。但是 PS 和 PL 各自内部 的各个电源之间却有.
ZYNQ linux下AXI_BRAM的使用方法，PS与PL端数据交互
最新发布
qq_41300359的博客
04-14 837
而PS与PL之间的接口（AXI-GP、AXI-HP、AXI-ACP）只支持AXI4与AXI4-Lite这两种总线协议。也可以将BRAM与socket进行联合使用，将PC端的数据发到PS端，PS端放在PL端，PL端再发给PS端，PS端发回PC端。可以在address editor中查看自动分配的BRAM控制器的地址，不要随意更改地址，因为其他地址可能被其他设备占用了。协议是数据传输的规则。2、简单双端口：有两个端口连接到BRAM，一个端口只读，一个端口只写。1、AXI总线、AXI接口、AXI协议。
Xilinx Vivado zynq7000 入门笔记
Linux Android Web
05-22 2766
http://www.wodefanwen.com/lhd_3076u8kilp4i6jp0x0cx_1.html IP Integrator flow 1. 创建RTL工程 2. 创建IP Integrator Block Design 3. 添加zynq 处理器 ip中搜索zynq，添加zynq7 Processing System，其中的BFM版本为先前的IP处理器版本。鼠标右键点击F...
(zedboard)Ps与pl之间的连接axi_gp,axi_hp,axi_acp
热门推荐
wejoncy的专栏
01-04 1万+
其实就是ps与pl之间的通信方式啦， 总共有9个接口， 4个axi_gp，其中，ps作为主设备2个，从设备两个。这个接口什么都能接，也就是说没什么特点，传输速度也不怎么样。   4个axi_hp，ps都作为从设备，可能是因为这个高速传输接口，觉得没别要让ps当主设备， 没意思，ps太慢了。Pl说什么，照着做就好了，axi_hp连接到DDR控制器。是为了方便pl与内存的数据交流，当然也连接
zynq之gpio讲解
jiuzhangzi的博客
03-04 1127
1.gpio有MIO、EMIO、AXI GPIO之分（不太准确的说），MIO直接与PS相连；EMIO是PS通过扩展PL侧的IO进行控制的，使用时需要.ucf进行约束，共64个，在PL侧可以任意分配，但数量有限制；AXI GPIO是通过AXI总线进行控制的PL侧的gpio，数量没有限制（只要引脚可用即可）。...
（二）ZYNQ + VIVADO 笔记：MIO实验
iatkotw1998的博客
12-21 1506
第一部分 前言 MIO实验的主要目的包括以下： 1、掌握利用VIVADO，添加GPIO 2、掌握SDK库函数控制输出GPIO 3、掌握SDK直接操作寄存器控制GPIO输出 然后有关于第一节中提到的那本修炼秘籍，确实挺好用的，看书肯定是要比看视频快的，所以，之后会以书籍资料为主，视频资料为辅。书籍资料的相关资源如下：https://download.csdn.net/download/ia...
zynq-7000 miz702 soc硬件使用手册
11-04
Zynq-7000 MIZ702 SOC是一款由Xilinx公司研发的高性能嵌入式处理器。它采用了ARM Cortex-A9双核处理器与FPGA可编程逻辑的组合设计。该芯片具备处理器与可编程逻辑的强大计算能力，广泛应用于嵌入式系统中。 Zynq-7000 MIZ702 SOC硬件使用手册是该芯片的官方手册，提供了详细的硬件使用指导。手册内容丰富，通常包含如下几个有关该芯片的核心方面： 首先是芯片的功能概述，介绍了Zynq-7000 MIZ702 SOC的基本特性、硬件结构以及主要的技术规格。了解这些基本信息对于合理利用芯片的性能和功能至关重要。 其次是硬件设计指导，手册会详细介绍如何进行Zynq-7000的硬件设计。这包括电源管理、时钟设计、引脚布局与约束等各个方面的设计要点。通过遵循这些指导，可以确保硬件设计的高效性与稳定性。 接下来是外设连接与使用说明，手册会具体介绍Zynq-7000 SOC与外围设备的连接方式与协议。这包括常见的接口如GPIO、UART、Ethernet、USB等，以及高速接口如PCIe，同时也会提供常见外设的使用示例和方法。 最后是调试与测试部分，手册会提供针对Zynq-7000 SOC的调试与测试方法。从硬件测试工具的使用到软件调试工具的配置，都会有详细的介绍。这对于验证硬件功能的正确性以及软件的开发调试非常重要。 总之，Zynq-7000 MIZ702 SOC硬件使用手册是一份非常重要的参考资料，它为用户提供了全面的硬件设计指导，帮助用户合理利用芯片的性能与功能，快速完成项目的开发与调试。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值