ZYNQ-702裸机之MIO使用

最新推荐文章于 2024-07-12 22:17:46 发布
最新推荐文章于 2024-07-12 22:17:46 发布
阅读量2.1k 收藏 2
点赞数
分类专栏： ZYNQ入门系列 文章标签： ZYNQ-702裸机
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/chaorwin/article/details/58592037
版权
本文介绍了如何在ZYNQ-702裸机环境下，通过硬件环境搭建，将PS的FCLK_CLK0时钟连接到PL的M_AXI_GP0_ACLK，并配置MIO10连接LED，从而实现LED的闪烁功能。通过SDK创建项目和C代码，最终运行程序使得DS23 LED每秒闪烁一次。
摘要由CSDN通过智能技术生成

ZYNQ-702裸机之MIO使用

1.硬件环境搭建

这里写图片描述
- 将时钟从PS的FCLK_CLK0连接到PL的M_AXI_GP0_ACLK
- 双击ZYNQ，进行下图操作
这里写图片描述
-702的MIO10连接着 LED–DS23
然后进行，保存，create HDL wrapper，最后生成.bit文件
导出硬件，打开sdk
创建led_flash得空项目，创建c文件
代码如下

代码块

最低0.47元/天 解锁文章
chaorwin
关注
专栏目录
ug585-Zynq-7000-TRM.rar_ug585_ug585-Zynq-7000-TRM_zynq 手册_zynq-7
07-14
《Zynq-7000 All Programmable SoC Technical Reference Manual》（UG585）是Xilinx公司为Zynq-7000系列All Programmable片上系统（SoC）提供的一份详尽的技术参考手册。这份文档包含了Zynq-7000 SoC的设计、实现和...
XILINX ZYNQ 7000 AXI总线 (三) AXI GPIO
denghuajing的博客
07-24 2046
ZYNQ的PS部分是有一个GP接口，32 Bit 的AXI master接口，默认是打开的，如果双击绿框可以看到是打开的。固定的IO，这里说的是ZYNQ PS最小系统就有的IO。比如说MIO，DDR，PS复位，PS时钟等。如果尝试的吧AXI GPIO 从接口和ZYNQ的主接口连接的时候，ViVado会提示无法连接。M_AXI_GP0 就是AXI的主机接口，M_AXI_GP0_ACKL是主机接口的时钟。接下来就是把复位连接在一起，就接到PS-PL的复位信号上，时钟都接到PS-PL时钟上来。
Zynq7020-PS端裸机--EMMC/SD驱动实现
分不清
07-03 5956
下面来介绍一下，emmc、sd的驱动实现。 一、vivado PL端设置 二、ps端代码编写
ZYNQ学习笔记（一）：使用BRAM控制器实现PL端寄存器功能效果
最新发布
weixin_50910693的博客
07-12 1488
实验环境：正点原子领航者开发板（zynq7010），vivado2020.2版本。目标：使用BRAM控制器实现PL端寄存器功能效果，最终通过在PS编程，编辑实现由该寄存器某位控制的led灯间隔闪烁。
ZYNQ-Vitis(SDK)裸机开发之（四）PS端MIO和EMIO的使用
qq_38584212的博客
04-14 1473
以ZYNQ7020为例，GPIO总共118个，分为了4个bank（ZU+的GPIO和bank数量有所增加），其中MIO有两个bank，需要注意的是bank1的GPIO数量只有22个，其余三个都有32个。MIO和EMIO均为PS端的GPIO，由PS控制，其中MIO可直接配置复用成PS外设，而EMIO则可以连接到PL端，复用为PL端搭建的外设资源。
学会Zynq（4）GPIO中MIO的使用方法
FPGADesigner的博客
03-10 8822
本文将介绍PS部分GPIO中MIO的使用。本文先通过一个控制LED闪烁的实例体会MIO的用法，学习GPIO相关结构体与API函数的使用；然后再系统讲解GPIO的相关概念。 Zynq设计与代码详解 与第1篇相似，建立一个工程，配置好Zynq的时钟和DDR后，需要在MIO Configuration->I/O Peripherals->GPIO中选中GPIO MIO。一般设计中配置的UA...
ug585-Zynq-7000-TRM
06-09
这份手册是v1.12.2版本，发布日期为2018年7月1日，是开发者理解和使用Zynq-7000 SoC的重要参考资料。 Zynq-7000 SoC是一款高度集成的片上系统，集成了可编程逻辑（PL）和应用处理器（APU）两大部分，结合了高性能的...
ug585-Zynq-7000-TRM_SOC_zynq_
10-01
《Zynq-7000 TRM SOC详解》 Zynq-7000是Xilinx公司推出的一款高度集成的系统级芯片（System-on-Chip，简称SoC），它将可编程逻辑（FPGA）与高性能处理器相结合，为嵌入式设计提供了一种强大的解决方案。本篇将深入...
ug585-Zynq-7000-TRM,zynq著名手册文档ug585;官网如果太慢，可以这里下载
06-17
请注意，使用Zynq-7000 AP SoC进行设计时，应遵循Xilinx提供的技术参考手册以及最新的产品规格书，确保设计的合规性和正确性。同时，了解并遵守Xilinx的条款和条件，包括但不限于知识产权保护、限制责任和产品非故障...
Xilinx Zynq-7000系列原理图PCB封装库（AD库）
12-23
使用这个库文件，设计者可以方便地在Altium Designer中导入Zynq-7000系列的元器件，快速建立原理图，并自动生成PCB布局。在设计过程中，设计师需要注意以下几点： 1. **引脚分配**：确保正确地连接了Zynq-7000的...
《Zedboard》第一个工程helloworld
森子格
08-02 1399
文章目录 打开VIVADO后 点击创建工程(Create Project) 在进入工程创建引导窗口后，按照官方教程中第一个工程进行如下配置。 需要注意的地方都已经用红色框框圈住。 其中 Project name、Project Location 可根据需要进行自定义设置 Board 选择与官方文档不同，需要选择 zedboard 工程创建好了之后，接下来创建嵌入式处理器项目，点击左侧...
学会Zynq（1）搭建Zynq-7000 AP SoC处理器
FPGADesigner的博客
03-10 1万+
有三四个月没有记录blog了，这段时间也参加了一些比赛，以及上课。Vivado的资料还没有记录完，不过还是先记录下这段日子用的比较多的Zynq, 也为接下来的项目做做准备。学习主要还是看官方资料，还有黑金米联的一些教程（虽然一些细节、概念有错误，但能让入门更快也是好事）。 FPGA嵌入式开发概述 使用Xilinx FPGA进行嵌入式设计有两种解决方案：（1）.使用MicroBlaze软核处理器进...
【ZYNQ 详细案例一】GPIO读写的详细实现 基于ZEDBOARD
Taneeyo的博客
03-23 2052
【ZYNQ 详细案例一】GPIO的认识与实现 基于ZEDBOARD GPIO是一种外设，可用于连接。。 首先先点击【Block Design】 然后添加处理器IP，也就是我们的ps部分。 双击打开之后，点击【Run Block Automation】，因为在创建工程时，我们已经选择了板子的型号。所以点这个自动配置，就会按照我们选择的板子型号进行一个默认的初始化。 默认点击【OK】即可。 此时会生成带有许多外部信号接口的PS IP核。当然，这么多的信号我们在此案例中并不全部需要用到。 因此，【双击IP
ZYNQ PS端MIO的使用——FPGA Vitis篇
BIGMAC的博客
12-06 7368
本实验介绍如何使用ZYNQ芯片PS端的MIO。MIO是ZYNQ芯片PS端的基础外设IO，可以连接诸如SPI，I2C，UART，GPIO等，通过Vivado软件设置，软件可以将信号通过MIO导出，同样也可以将信号通过EMIO（后续试验会介绍EMIO）连接到PL端的引脚上。
ZYNQ7000-MIO与EMIO详解
徐大康的博客
04-03 1万+
本文参考芯片手册详细介绍了ZYNQ7000芯片的信号、接口与引脚，结合芯片封装说明了引脚的类别与分布，并说明了MIO与EMIO的区别。
zynq中各种GPIO方式的区别：MIO，EMIO，AXI_GPIO 核
热门推荐
ningjinghai11的博客
05-24 1万+
ZYNQ可以提供多种方式提供GPIO的能力，早上到公司就想应该先搞清楚里面的各种区别，因为我自己不自然就只会用自己的最熟悉的方案来实现，所以在此总结一下；很多帖子讨论这个，当然是因为简单了；但是好像都没有整理完整ZYNQ中GPIO有四种，其中PS中MIO/EMIO两种，而PL中同样有两种情况，AXI_GPIO和AXI_LITE自定义的GPIO；下面就这四种情况进行说明；第一种 PS的MIO实现的G...
ZYNQ——GPIO之MIO控制LED
duhiei的博客
10-03 1338
zynq7010呼吸灯ZYNQ 分为PS和PL两部分，器件的引脚（Pin）资源同样也分成了两部分。ZYNQ PS中的外设 可以通过MIO，多路复用I/O）模块连接到PS端的引脚上，也可以通过EMIOextended，扩展多路I/O接口）连接到PL端的引脚。Zynq-7000系列芯片一般有54个MIOMIO是将来自PS外设和静态存储器接口的访问多路复用到ps端的引脚上。GPIO 是英文“”的缩写，即通用的输入输出。
Zynq-PS-SDK(1) 之 MIO 使用
StephenZhou
03-09 7345
1、MIO 配置以及寄存器 Zynq 7020 的 PS 端（ARM 端）的外设 IO（也叫 IOP）分为 MIO 和 EMIO，他们有什么区别呢？ 首先他们都是 PS 端的 IO 资源，MIO 有 54 个 Pin 脚，分为两个 Bank（Bank0、Bank1）是 PS 直接的管脚连接，可以接诸如 UART、SPI、IIC、GPIO 等具体的外设引脚； EMIO 也是 PS 的资源，它接到了 PL 端，由 PL 端输出信号； 这里，我们可以简单的理解为，MIO 是可以通过 Pin...
zynq-7000 miz702 soc硬件使用手册
11-04
Zynq-7000 MIZ702 SOC硬件使用手册是该芯片的官方手册，提供了详细的硬件使用指导。手册内容丰富，通常包含如下几个有关该芯片的核心方面： 首先是芯片的功能概述，介绍了Zynq-7000 MIZ702 SOC的基本特性、硬件结构...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值