PCB设计
DEMOK2010
这个作者很懒,什么都没留下…
展开
-
信号完整性基础知识
什么是信号完整性(signal integrity)?信号完整性是指信号在信号线上的质量。信号具有良好的信号完整性是指当在需要的时候,具有所必需达到的电压电平数值。差的信号完整性不是由某一单一因素导致的,而是板级设计中多种因素共同引起的。主要的信号完整性问题包括传输线的反射和振荡、传输线之间的串扰、地平面噪声以及ECI和EMC等。什么是反射(reflection)? 反射就是在传输线上的回波。信号功率(电压和电流)的一部分传输到线上并达到负载处,但是有一部分被反射了。如果源端与负载端具有相同的阻抗,反射就原创 2010-09-28 20:27:00 · 3540 阅读 · 0 评论 -
信号完整性:串行端接和并行端接
<br /> 串行端接是指使源阻抗与传输线阻抗匹配。串行端接是通过在尽量靠近源端的位置串行插入一个电阻RS(一般是10Ω到75Ω)到传输线中来实现的。串行端接是匹配信号源的阻抗,所插入的串行电阻阻值加上驱动源的输出阻抗应大于等于传输线阻抗(轻微过阻尼)。<br /><br /> 端接通过使源端反射系数为零从而抑制从负载反射回来的信号(负载端输入高阻,不吸收能量)再从源端反射回负载端。每条线只需要一个端接电阻,无需与电源相连接,消耗功率小。当驱动高容性负载时可提供限流作用,这种限流作用还可以帮助减原创 2010-10-07 20:09:00 · 4816 阅读 · 1 评论 -
信号完整性:PCB设计中的信号完整性
<br />PCB走线<br />1、两条传输线间距满足3W原则可克服传输线之间的干扰。<br />2、避免90°弯曲线,用135°的斜线代替90°弯线。<br />3、电源线和地线满足20H原则,即地线要长于电源线20H,这里H为信号导线距参考地平面的高度。<br />4、高速时钟线由地线护送,可减少串扰。<br />5、对于蛇形线,平行部分的最小间距至少为3H至4H,这将使平行部分之间的耦合为最小。而且平行部分的长度尽可能的最小,这将有助于减小耦合的幅度。<br />PCB叠层设计<br />PCB叠层原创 2010-10-08 21:15:00 · 2885 阅读 · 0 评论 -
信号完整性:串扰抑制方法
<br />1、解决容性串扰,主要加大线宽,在PCB上的布线要遵循3W原则,即两个传输线的线中心之间的距离要大于3倍的传输线的线宽。对系统中关键传输线,可以改用差分线传输以减少其它传输线对它的串扰;也可以对关键线的中间加地线保护以减少串扰。<br />2、解决感性串扰,主要减小回路面积,减小互感。例如,在芯片的电源和地之间串电容,通过电容提供回流通道,可以减少回路面积,减小互感。<br />3、尽可能地减少相邻传输线间的平行距离(累积的平行距离),最好在不同层间走线。<br />4、在获得相同目标特征阻抗的原创 2010-10-08 21:13:00 · 5809 阅读 · 0 评论 -
信号完整性:多负载的端接
<br />在实际电路中常常会遇到单一驱动源驱动多个负载的情况,这时需要根据负载情况及电路的布线拓扑结构来确定端接方式和使用端接的数量。一般情况下可以考虑以下两种方案。<br />1、如果多个负载之间的距离较近,可通过一条传输线与驱动端连接,负载都位于这条传输线的终端,这时只需要一个端接电路。如采用串行端接,则在传输线源端加入一串行电阻即可。如采用并行端接(以简单并行端接为例),则端接应置于离源端距离最远的负载处,同时,线网的拓扑结构应优先采用菊花链的连接方式。<br /><br />2、如果多个负载之间的原创 2010-10-07 20:10:00 · 1765 阅读 · 0 评论 -
信号完整性:电源噪声抑制方法
<br />同步开关噪声抑制办法:<br />1、如果可能,对关键信号如锁存和时钟信号使用差分传输。差分传输可以消除共模噪声并极大提供信号质量。<br />2、降低系统供给电源的电感,增加系统电源和芯片封装的旁路电容。<br />3、在芯片和电源处放置容量大、串联电感较小的电容,保证电源及时提供系统中所有器件足够的电流;<br />4、给处理器的核心逻辑和I/O逻辑分别供电,这可以减少由于I/O逻辑产生的SSN耦合到内核并使触发器状态错误的机会减少。<br />5、选择PCB走线的正确的参考平面从而减小需要原创 2010-10-08 21:14:00 · 1992 阅读 · 0 评论 -
信号完整性:电源/地噪声
<br />随着 PCB 设计复杂度的逐步提高,对于信号完整性的常规分析之外,稳定可靠的电源供应也成为设计者们重点研究的方向之一。电源不稳定的主要根源包括:高速开关下器件的瞬态电流太大和电流回路上的电感。表现为同步开关噪声(SSN)、非理想电源阻抗影响、谐振及边缘效应。<br />同步开关噪声是指当器件处于开关状态,产生瞬间变化的电流,在经过回流途径上存在的电感时,形成交流压降,从而引起噪声。主要表现为地/电源反弹现象。如果是引起地平面的波动,造成芯片地和系统地不一致,这种现象我们称为地弹。如果是引起的芯片原创 2010-10-08 21:13:00 · 2976 阅读 · 0 评论 -
信号完整性:反射
<br />反射是指从发射端发射出去的信号,不能被接收端完全吸收,造成部分能量返回的现象。<br /> 反射是由于阻抗不匹配引起的。实际点讲是:过长的走线、未被匹配终结的传输线、过量电容或电感以及阻抗失配。<br /> 下面以理想的传输线模型来分析与信号反射有关的重要参数。理想传输线L被内阻为R0的数字信号驱动源VS驱动,传输线的特征阻抗为Z0,负载阻抗为RL。<br /><br /> 根据内阻、传输线特征阻抗和负载阻抗三者之间相互匹配的关系,可以分为三种情况:<br />临原创 2010-10-07 20:08:00 · 2761 阅读 · 0 评论 -
信号完整性:串扰基本知识介绍
<br />信号在传输线路上传输时,由于电磁耦合而对相邻的传输线产生影响,被干扰的信号表现为被注入一定的耦合电压和电流,这种现象就称为串扰。串扰一般通过三种途径:电容耦合、电感耦合和辐射耦合,其中辐射耦合属于EMI范畴。<br />串扰不是来自于外部的噪声,而是由内部传输线之间的电磁效应引起的。<br />互容串扰:一个电路的电压产生电场,该电场会影响第二个电路。两个电路之间的电场相互影响,其互相影响的系数随距离的增加快速的减小。两个电路之间电的相互作用系数称为它们的互容,两个电路之间的互容耦合可以简单的看原创 2010-10-07 20:11:00 · 4536 阅读 · 0 评论 -
信号完整性:端接拓扑结构
<br />实际情况下网络拓扑结构对信号完整性也有十分明显的影响。网络拓扑分为:点对点、点对多点、菊花链、T形拓扑、星形拓扑。针对不同的网络拓扑结构,建议采用的端接方式如下:<br />1、点对点(a):可以使用源端串联和终端并联匹配。其中终端并联阻抗应该等于传输限线的特征阻抗,源端串联阻抗等于特征阻抗与驱动器内阻之差,这是最简单的布局。<br />2、点对多点(b):点对多点由于sub很短,目的端的交叉线端接的阻抗大小等于传输线特征阻抗。<br />3、菊花链(c):这是一种比较通用的拓扑,常用于多分支总原创 2010-10-07 20:10:00 · 4965 阅读 · 1 评论 -
信号完整性:时序分析基本概念
<br />传输时间:传输时间是指信号在传输线上的传播延时,与线长和信号传播速度有关。通常我们认为信号在传输线的传输速度为6000mil/ns,可以根据信号传输线的长度得出传输时间。<br />飞行时间(Flight Time):指信号从驱动端传输到接收端,并达到一定的电平之间的延时,和传输延迟和上升时间有关。<br />Tco:Tco是指器件的输入时钟边缘触发有效到输出信号有效的时间差,这是信号在器件内部的所有延迟总和。<br />建立时间:指的是接收端能够正确地锁存数据,在时钟边沿来导之前应该保持稳定的原创 2010-10-08 21:14:00 · 2965 阅读 · 0 评论