MIPS
goodlinux
这个作者很懒,什么都没留下…
展开
-
MIPS 74K Core 的异常和中断
异常 74k内核处理各种的异常,包括计算溢出,TLB缺失,IO口的中断和系统调用。当CPU接收到一个中断,通常的处理过程是,挂起现有的指令,并且进入kernel模式,禁止中断,并把产生异常时,运行到的指令的地址保存到EPC上去(便以以后异常返回),之后就是跳到中断handler上去了。 这个handler首先保存了cpu的上下文,包括pc,当前的操作模式,还有中断的状态(允许还是禁止)。 异常包括了精确的和非精确的异常,精确的异常时需要保存返回地址到EPC的(一些可处理转载 2010-07-06 16:52:00 · 2669 阅读 · 0 评论 -
MIPS 74K内核Interrupt Compatibility Mode处理方式
这是一个默认的中断处理模式,CPU收到一启动异常的时候,内核进入这种模式。在这种模式中,中断是非向量的,中断会被分派到异常向量偏移0x180的位置处(Cause IV=0),或者0x200的位置(Cause IV = 1).当以下的任何一个条件成立时,这种模式有效: Cause IV=0 Status BEV=1 IntCtl VS =0(当VI模式不存在或者禁止时) compatibility mode的中断处理程序例子: /* * 解设: * -转载 2010-07-06 17:48:00 · 2124 阅读 · 0 评论 -
Trace32使用之基本语句和关键字
首先介绍一下Trace32脚本概貌:Trace32提供了强大的脚本控制功能,可以做到所有的GUI的工作,还包括GUI无法完成的工作。正因为其脚本提供的功能过于强大,导致很多功能在Trace32软件上你找不到,这部分得用脚本来驱动使用。更多的trace32使用请参考http转载 2011-08-31 16:40:04 · 12071 阅读 · 2 评论 -
MIPS 指令集(共31条)
MIPS 指令集(共31条)MIPS 指令集(共31条) 助记符 指令格式 示例 示例含义 操作及其解释 Bit # 31..26转载 2011-08-30 10:06:13 · 96283 阅读 · 3 评论