PowerPC
goodlinux
这个作者很懒,什么都没留下…
展开
-
PowerPC-MPC603e内核学习笔记之中断处理
PowerPC-MPC603e内核学习笔记之中断处理 当一个中断被响应的时候,下面是该中断的处理步骤:1.把中断的指令的地址存放到SRR0中。不同的中断类型会有所不同。2.SRR1的1-4 和 10-15位会被写入一些和中断有关的信息。3.MSR的16-23,25-27,和30-31位会被拷贝到SRR1寄存器中的相应位。4. 保存了MSR的值后,不同的中断会对MSR进行赋值原创 2009-07-17 15:35:00 · 2028 阅读 · 0 评论 -
PowerPC-MPC603e内核学习笔记之初步认识
PowerPC-MPC603e内核学习笔记之初步认识 PowerPC 603e内核有2.5v和3.5v两个版本。代号分别是PID7t-603e和PID6-603e。603e核心是低功耗的RISC PowerPC处理器,32位的PowerPC体系结构,提供了32位的有效地址,整数类型支持8,16和32位,还支持32位和64位的浮点数据类型。603e是一个超标量的处理器,能在每个时钟周期向原创 2009-07-09 14:44:00 · 3547 阅读 · 1 评论 -
PowerPC-MPC603e内核学习笔记之寄存器(一)
PowerPC MPC603e的寄存器是按照3个架构来组织的,分别是用户指令架构(UISA),虚拟环境架构(VEA),操作环境架构(OEA)。这些架构提供了寄存器对寄存器级的操作。并且,数据从内存到寄存器之间的传输只用到唯一的访存指令。 (一) 用户指令架构(USIA) 可以被任何user级和supervisor级的指令访问原创 2009-07-09 17:48:00 · 3159 阅读 · 1 评论 -
PowerPC-MPC603e内核学习笔记之寄存器(二)
(三) 操作环境架构(OEA)这些寄存器之能够由特权级指令来访问,任何用户级指令企图访问这些寄存器都会产生特权级中断。OEA特权级寄存器描述如下:配置寄存器:1.机器状态寄存器(MSR)。这个寄存器指示了处理器的状态。2.处理器版本寄存器。(PVR)。只读的,指示了处理器的版本。3.硬件执行寄存器(HID0,HID1)。HID0:电源管理,时钟原创 2009-07-10 15:19:00 · 2454 阅读 · 0 评论 -
PowerPC-MPC603e内核学习笔记之mpc8245中断控制器
MPC8245的EPIC中断控制器采用了OpenPIC的体系结构。EPIC支持5个外部中断和1个串行类型的中断(16个中断以串行方式分发),并支持Pass-Through模式(中断不经过EPIC而直接传给内核进行处理),还支持6个内部中断,还有4个能产生中断的定时器。EPCI有以下特性:l OpenPIC 编程模型l 5个外部中断和一个串行中断(原创 2010-02-12 16:58:00 · 4132 阅读 · 0 评论 -
PowerPC-MPC603e内核学习笔记之mpc8245配置寄存器
MPC8245的大部分可编程配置寄存器是要在上电进行初始化的,这些寄存器其实在MPC内部PCI控制器MPC107里面的。MPC8245提供了一个接口来访问这些在PCI总线上的寄存器(也外部接着的PCI设备),这个接口其实就是两个port,一个port叫CONFIG_ADDR,范围可以在0xFEC0_0000 – 0xFEDF_FFFF,另一个叫CONFIG_DAT,范围在0xFEE0_0000原创 2010-02-12 17:03:00 · 3038 阅读 · 0 评论