- 博客(3)
- 资源 (7)
- 收藏
- 关注
RSS订阅原创 MIPS 74K内核Vectored Interrupt Mode处理方式
在VI模式里，通过优先级判断和产生的中断向量能够直接指向中断处理程序，VI模式下的中断能够使用GPR shadow寄存器集来加快中断的处理速度。当Config3 vint=1，config3 veic=0，IntCtl vs不等于0，Cause iv =1，Status bev=0时，VI中断模式有效。 在VI模式里有6个独立的硬件中断，时钟和性能计算器被组合到一个合适的硬件中断中。 中断优先级顺序HW5>..>HW0>SW1>SW0. 一个中断产生的过程： （例子待续）
2010-07-09 11:42:00
1908
转载 MIPS 74K内核Interrupt Compatibility Mode处理方式
这是一个默认的中断处理模式，CPU收到一启动异常的时候，内核进入这种模式。在这种模式中，中断是非向量的，中断会被分派到异常向量偏移0x180的位置处(Cause IV=0),或者0x200的位置(Cause IV = 1).当以下的任何一个条件成立时，这种模式有效： Cause IV=0 Status BEV=1 IntCtl VS =0（当VI模式不存在或者禁止时） compatibility mode的中断处理程序例子: /* * 解设: * -
2010-07-06 17:48:00
2092
转载 MIPS 74K Core 的异常和中断
异常 74k内核处理各种的异常，包括计算溢出，TLB缺失，IO口的中断和系统调用。当CPU接收到一个中断，通常的处理过程是，挂起现有的指令，并且进入kernel模式，禁止中断，并把产生异常时，运行到的指令的地址保存到EPC上去（便以以后异常返回），之后就是跳到中断handler上去了。 这个handler首先保存了cpu的上下文，包括pc，当前的操作模式，还有中断的状态（允许还是禁止）。 异常包括了精确的和非精确的异常，精确的异常时需要保存返回地址到EPC的（一些可处理
2010-07-06 16:52:00
2647
DWM1000,模块资料
2023-04-06
frp，多web核心配置方法
2023-04-06
无刷电机，驱动原理，无霍尔的BLDC控制方案
2023-04-06
openwrt x86 镜像
2023-04-06
frpc,反向代理工具,android客户端程序
2023-04-06
stm32h视频播放.zip
2020-07-30
eclipseeclipse
2014-12-23
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人