ERROR:Xst:899 - line 78: The logic for <iterator> does not match a known FF or Latch template. The description style you are using to describe a register or latch is not supported in the current software release.
经常有人碰见这样的FPGA编译问题,我的解决方法有一下几个建议:
1. 信号列表过多,如下
always @(posedge clk,negedge reset),此时可以删除reset这个信号试试。
2. 实际并不是这个原因,而是一个信号在多个always块中使用,要注意FPGA中,一个信号的赋值操作只能存在于一个always块中。