概述
学习数字逻辑这门课程的目的有两个,第一是为了后续的电路设计,是硬件工程师的入门课程;第二则是为了更好地理解计算机的工作原理,为后续嵌入式开发、软件开发等打下坚实的基础。绝大部分人应该属于后者,毕竟纯粹的硬件开发工程师职位不多。
时序电路是数字逻辑这门课的关键,因为引入了时间这一维度,理解掌握其功能特性的难度比组合逻辑要高,因此,很多童鞋可能学到这有点晕,这是正常现象。应对办法也很简单:熟记典型的几个触发器功能特征,多做几个习题,对付考试和后续课程的理解绰绰有余。
时序电路这门课程的要求是最终能够进行简单的电路设计(包括组合逻辑和时序逻辑),完成特定的功能。学会跑之前,要先学会走,也就是先看看别人的电路是怎么设计的,分析其规律,然后再尝试设计简单的电路。
分析原理
要对时序电路进行分析,需要先理解其结构特征,时序电路的基本结构如下图所示:
由图1知,时序电路由组合变换电路、存储电路和对外输出的组合电路三部分组成。一般情况下,称存储电路中保存的数据为时序电路的状态;外部输出Z有两种形式,一种是Z只与电路的现态相关,称为Moore型电路,一种是与电路的状态和外部输入相关,称为Mealy型电路。
要分析时序电路,很多教材上要写第一步做什么、第二步做什么之类的&#x