利用触发器设计计数器

概述

前面的课程中，介绍了基本触发器的功能特性，对触发器的内部电路进行了分析；然后还对时序电路分析给出了基本思路，即抓住三个核心方程：输出方程、激励方程、次态方程。

学习组合电路和基本触发器的目的是为了设计电路，数字逻辑这门课程的目的是能够设计简单的同步时序电路，并对其简单分析，下文通过一个模16的减1计数器进行说明。

基本流程

要设计时序电路，首先必须要对功能需求进行分析，模16减1计数器的功能需求很显然应该是： 15 –> 14 –> 13 –> 12 –> … –> 1 –> 0 –> 15 –> 14 –> …。

有了上面的迁移关系，接下来应该做的是如何实现这种转换。显然，上面的这种转换关系是我们人类的头脑意识，电路并不知情，因此，我们需要给上面的这种关系进行形式化描述，即对15,14等数字（这个例子里直接认为是状态）进行编码（这个编码是任意的，可以自由发挥，但是一般我们采用大家都认可的规范，这个例子中用二进制数进行编码），编码规则为：
- 15： 1111
- 14： 1110
- 13： 1101
- …
- 0：0000
显然，这里需要4个触发器来存储需要表达的状态。

然后，如何表述状态之间的转换关系呢？前面学习的状态转移表刚好可以表述现态和次态之间的关系，如下表所示：

Q3Q2