DMA（一）

DMA介紹

之所以要介绍DMA，因为它对性能太重要了！只有活用了DMA，CPU的性能才能上去！S3c2410有四个DMA，每个DMA支持工作方式基本相同，但支持的source Dest可能略有不同，具体见Datasheet。

这里具体DMA CONTROL寄存器（DCON）的配置说明，进而引出DMA的各种工作方式。

Atomic transfer：指的是DMA的单次原子操作，它可以是Unit模式（传输1个data size），也可以是burst模式（传输4个data size），具体对应DCON[28]。

Data Size：指的是单次原子操作的数据位宽，8、16、32，具体对应DCON[21:20]。

Request Source：DMA请求的来源有两种，软件＆硬件模块，由DCON[23]控制；当为前者时，由软件对DMASKTRIG寄存器的位0置位触发一次DMA 操作。当为后者时，具体来源由DCON[26:24]控制，不同硬件模块的某时间触发一次DMA操作，具体要见不同的硬件模块。
   
DMA service mode：DMA的工作模式有两种，单一服务模式＆整体服务模式。前一模式下，一次DMA请求完成一项原子操作，并且transfer count的值减1。后一模式下，一次DMA请求完成一批原子操作，直到transfer count等于0表示完成一次整体服务。具体对应DCON[27]。

RELOAD：在reload模式下，当transfer count的值变为零时，将自动加src、dst、TC的值加载到CURR_DST、CURR_SRC、CURR_TC，并开始一次新的DMA传输。该模式一般和整体服务模式一起使用，也就是说当一次整体服务开始后，src、dst、TC的值都已经被加载，因此可以更改为下一次

   服务的地址，2410说明文档中建议加入以下语句来判断当前的服务开始，src、dst、TC的值可以被更改了：while((rDSTATn & 0xfffff) == 0) ;

Req&Ack：DMA请求和应答的协议有两种，Demard mode 和 Handshake mode。两者对Request和Ack的时序定义有所不同：在Demard模式下，如果

   DMA完成一次请求如果Request仍然有效，那么DMA就认为这是下一次DMA请求；在Handshake模式下，DMA完成一次请求后等待Request信号无效，然后把ACK也置无效，再等待下一次Request。这个设计外部DMA请求时可能要用到。

传输总长度：DMA一次整体服务传输的总长度为：
    Data Size × Atomic transfer size × TC（字节）。

 

2410的DMA支持四类DMA传输：系统总线到系统总线(ASB/AHB to ASB/AHB)，系统总线到外设总线(ASB/AHB to APB)，外设总线到系统总线(APB to ASB/AHB),外设总线到外设总线(APB to APB)。

2410共有四条DMA通道，每条通道5个请求源。
Ch0:nXDREQ0,UART0,SDI,Timer,USB EP1
Ch1: nXDREQ1,UART1,I2SSDI,SPI0,USB EP2
Ch2:I2SSDO,I2SSDI,SDI,Timer, USB EP3
Ch3:UART1,SDI,SPI1,Timer, USB EP4

2410 DMA 三个比较重要的信号，引用2410官方文档：
DMA REQ: In the Single service mode, these three states of main FSM are performed and then stops, and waits for another DMA REQ. And if DMA REQ comes in, all three states are repeated.

DMA ACK: DMA ACK is asserted and then deasserted for each atomic transfer. In contrast, in the Whole service mode, main FSM waits at state-3 until CURR_TC becomes 0. Therefore, DMA ACK is asserted during all the transfers and then deasserted when TC reaches 0.

INT REQ: INT REQ is asserted only if CURR_TC becomes 0 regardless of the service mode (Single service mode or Whole service mode).

2410 DMA状态机：
2410 的DMA使用一个具有三个状态的有限状态机进行DMA 传输的流程控制，引用2410官方文档：
State-1. As an initial state, the DMA waits for a DMA request. If it comes, it goes to state-2. At this state, DMA ACK and INT REQ are 0.
State-2. In this state, DMA ACK becomes 1 and the counter (CURR_TC) is loaded from DCON[19:0] register. Note that the DMA ACK remains 1 until it is cleared later.
State-3. In this state, sub-FSM handling the atomic operation of DMA is initiated. The sub-FSM reads the data from the source address and then writes it to destination address. In this operation, data size and transfer size(single or burst) are considered.
每当一次DMA操作结束，不管是使用什么服务模式，DMA状态机都会自动地从状态三回到状态一，开始另一次操作。注意这里信号是DMA REQ 和 DMA ACK，而最终引脚信号是nXDREQ 和 nXDACK，所以最后实际输出的电平与这里的描述是相反的。

2410 DMA 的服务模式：
共有两种服务模式，一种是单一服务模式（single service），另外一种是整体服务模式（whole service）。
在单一服务模式下，不使用传统的DMA计数器，三个DMA状态被顺序执行一次后停止，等待DMA 请求再一次来临后再重新开始另一次循环。
在整体服务模式下，使用传统的DMA 计数器，状态机会停留在状态三，直到DMA计数器的值减为零，再回到状态一，等待下一次DMA请求。

2410 DMA 数据传输模式：
共有两种数据传输模式：
单位数据传输模式：执行一次读操作和一次写操作。
并发数据传输模式：执行四次读操作和四次写操作。

2410 DMA 的基本时序：
nXDREQ请求生效并经过2CLK周期同步后，nXDACK响应并开始生效，但至少还要经过3CLK的周期延迟，DMA控制器才可获得总线的控制权，并开始数据传输。

2410 DMA 的两种协议模式：
请求模式：If XnXDREQ remains asserted, the next transfer starts immediately. Otherwise it waits for XnXDREQ to be asserted.
握手模式：If XnXDREQ is deasserted, DMA deasserts XnXDACK in 2cycles. Otherwise it waits until XnXDREQ is deasserted.

2410 DMA REQ与ACK 协议类型：
共有三种协议类型：
单一服务请求：

单一服务握手：
整体服务握手：

根据上面所说的服务模式和协议模式，很容易推知这三种协议的时序分别是什么。

Direct Memory Access（存储器直接访问）。这是指一种高速的数据传输操作，允许在外部设备和存储器之间直接读写数据，既不通过CPU，也不需要CPU干预。整个数据传输操作在一个称为"DMA控制器"的控制下进行的。CPU除了在数据传输开始和结束时做一点处理外，在传输过程中CPU可以进行其他的工作。这样，在大部分时间里，CPU和输入输出都处于并行操作。因此，使整个计算机系统的效率大大提高。

DMA的概念:DMA是在专门的硬件（ DMA）控制下，实现高速外设和主存储器之间自动成批交换数据尽量减少CPU干预的输入/输出操作方式。通常有两种方式：
◎独占总线方式 ◎周期挪用方式
（2）DMA的组成：
◎主存地址寄存器
◎数据数量计数器
◎DMA的控制／状态逻辑
◎DMA请求触发器
◎数据缓冲寄存器
◎中断机构
（3）DMA的传送数据的过程：由三个阶段组成
◎传送前的预处理：由CPU完成以下步骤
向DMA卡送入设备识别信号，启动设备，测试设备运行状态，送入内存地址初值，传送数据个数， DMA的功能控制信号。
◎数据传送：在DMA卡控制下自动完成
◎传送结束处理
DMA 卡上应包括通用接口卡的全部组成部分,并多出如下内容:
主存地址寄存器，传送字数计数器，DMA控制逻辑，DMA请求，DMA响应，DMA工作方式，DMA优先级及排队逻辑等

一次完整的DMA传送过程：
DMA 预处理，CPU向DMA送命令,如DMA方式，主存地址，传送的字数等，之后CPU执行原来的程序

DMA 控制在 I/O 设备与主存间交换数据：
准备一个数据, 向CPU发DMA请求,取得总线控制权，进行数据传送，修改卡上主存地址，修改字数计数器内且检查其值是否为零,不为零则继续传送，若已为零，则向 CPU发中断请求.

DMA技术的弊端：
因为DMA允许外设直接访问内存，从而形成对总线的独占。
这在实时性强的硬实时系统的嵌入式开发中将会造成中断延时过长。这在军事等系统中是不允许的。