本文探讨了使用FPGA进行等精度测量信号频率的方法。作者分享了从接触Verilog到逐步理解FPGA设计思维的过程，指出并发、进程等概念在FPGA中的独特性。同时，他也提到FPGA的局限，如运算能力限制和学习曲线较陡峭。对于初学者，当前的应用可能显得大材小用，期待更多优化建议。
硬件描述语言Verilog早在实验课上有所接触，但这些天才开始慢慢尝试把它实际用起来做一些事，总体感觉硬件描述语言与C语言相比虽然语法上还有比较相似的地方，但两种编程过程中的思维方式完全不一致，FPGA/CPLD本身是要求开发者在开发过程中以硬件的映射将其描述出来，即便是自顶向下的设计方式中，你不必考虑硬件的细节，但综合过程后你依然可以看到代码所对应的硬件原理图生成。
并发，进程，阻塞，非阻塞，布线等概念更是颠覆我对于FPGA的印象，从前初次接触认为HDL语言很多余的天真想法在逐渐学习的过程中全然消散，FPGA的设计思想，让我感觉踏入了一片从未涉足过的新大陆。
当然FPGA也有自己的一些缺点，例如做个八位以上的除法都要写个模块或者调用，论纯运算能力
最低0.47元/天 解锁文章
扫一扫
5万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
