设计目标
教学版OpenMips处理器,具有哈佛结构的32位标量处理,兼容MIPS32 Release1指令架构,这样可以使用现有的MIPS编译环境。设计目标如下
五级整数流水线,分别是:取址,译码,执行,访存,回写。
哈佛结构,分开的指令,数据接口。
32个32位指令存储器。
大端模式
向量化异常处理器,支持精确异常处理。
支持6个外部中断。
具有32bit数据,地址总线宽度。
能实现单周期乘法
支持延迟转移
兼容MIPS32指令架构,支持MIPS 32指令集中的所有整数指令
大多数指令可以在一个时钟周期完成
多级流水线(五级)的构成
取址阶段
译码阶段
执行阶段
访存阶段
回写阶段
指令执行周期
实现MIPS32指令集中的所有整数指令,大多数指令可以在一个时钟周期内执行完成。
值得注意的是 div divu指令需要36个周期完成
(1) MIPS采用试商法完成除法的操作 对于32位的除法,需要32个时钟周期,机上准备时间,需要36个时钟周期才能完成。
(2) Madd maddu msub msubu都需要两个时钟周期
教学版的MIPS处理器接口比较简单ÿ