DRAM存储器

一、 DRAM存储位元的记忆原理

  动态MOS随机读写存储器DRAM的存储容量很大，通常用作计算机的主存储器。

  DRAM存储器的存储元是由一个MOS晶体管和电容组成的记忆电路。其中的MOS管作为开关使用，而存储的信息是由电容器上的电荷来体现：充满电荷看作1，放完电荷看作0。

二、DRAM芯片的逻辑结构

DRAM与SRAM的不同点：

•地址线采用了重用，地址分为行地址和列地址，分时输入。RAS为行地址选通，CAS为列地址选通。减少芯片地址的引线。

•增加了刷新计数器和刷新控制电路。动态存储器的存储元需要定期刷新（充电），否则信息会随电容漏电而丢失。DRAM的刷新是通过按行读方式进行的。

三、DRAM的读/写周期和刷新周期
注意动态存储器的读写过程中地址是分为行地址和列地址两次输入的。
刷新：定期对动态RAM的所有单元进行充电的过程。动态存储器是通过读行的方式进行刷新的。
刷新周期：从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止的时间间隔称为刷新周期。

刷新周期通常为8ms到16ms。

刷新操作可采用集中式刷新或分散式刷新两种方式：

1＞集中式刷新：在一个刷新间隔内安排集中的一段时间对存储器进行刷新。

死时间：在集中刷新的一段时间内不能对存储器进行存取操作，这段时间称为死时间

2＞分散式刷新：将每一行的刷新插入到正常的读写周期之中。

四、存储器容量的扩充

1、字长位数的扩展

当芯片字长的位数比实际要求的存储器字长位数较短时，需要用多片芯片扩展字长位数。

连接时，芯片的地址线和控制线公用，而数据线分开对应连接。

2、字存储容量扩展

当给定的芯片的存储容量比实际要求的存储器单元数少时（字数少），需要用多片芯片来扩展字数（单元数）。

连接时，芯片的数据线和地址线公用，地址总线的高位段通过译码产生的译码信号来选通芯片的使能端，从而选择相应的芯片。

五、高级的DRAM结构

1、FPM－DRAM

FPM－DRAM称为快速页模式动态存储器。

程序访问局部性原理：根据计算机中对大量典型程序运行情况的分析结果，当前要立即执行的程序和数据往往局限在一个小的范围内，也即是说，在一个较短的时间间隔内，CPU对局部范围的存储器进行频繁访问，而对此外的地址很少访问。这种现象称为程序访问的局部性

分页技术：保持行地址不变，只改变列地址，对同一行的所有内存单元进行访问。

2、CDRAM

CDRAM是指带高速缓冲存储器（CACHE）的动态存储器。

3、SDRAM

SDRAM是同步型动态存储器。

猝发式访问：在对同一行的连续单元进行访问时，减少额外的延迟和等待周期。

SDRAM支持与系统同步的连续单元猝发式访问。

例4、CDRAM内存条实例

六、DRAM主存读/写的正确性校验

为保证主存储器读写数据的正确性和可靠性，可以通过增加校验位的方法检错和纠错。