总线
richardhuang1123
这个作者很懒,什么都没留下…
展开
-
AHB总线之总结一
1. Master下写到Slave的数据如果在slave拉低的情况下要一直保持到slave的ready拉高为止。 Master如果是读操作,slave把hready拉低的情况下,返回的数据只要在hready拉高时有效就可以了。 2. 读写控制信号的处理:首先总线都是PIPELINE,数据总是比其对应的控制信号(地址,burst,write,trans)等延后一个T。对于写控制,需要锁存,这样原创 2011-11-01 13:53:47 · 9700 阅读 · 0 评论 -
AHB Master之一
HREADY:is the signal used to indicate that the data portion of an AHB transfer can complete. indicates that a transfer has finished. Nots: Slaves in the bus require HREADY as both an inpu原创 2011-11-30 14:32:52 · 1598 阅读 · 0 评论 -
pcie
1.枚举是host bridge搜索PCIE树形结构中的总线号,设备号,功能号的过程。根据这些号来组成ID号,以便进行路由和访问。 PCIe树形结构通过桥来扩展,一个桥就是一个总线号。 2.x86 南北桥发展到MCH(memory control ler hub),ICH(io controller hub)。 3.2类设备。 PCIe AGENT,PCIe bridge.2类配置请求,TY原创 2013-06-15 23:15:12 · 823 阅读 · 0 评论