![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
CPU
richardhuang1123
这个作者很懒,什么都没留下…
展开
-
MIPI介绍
MIPI联盟,即移动产业处理器接口(Mobile Industry Processor Interface 简称MIPI)联盟,2003年7月,由美国德州仪器(TI)、意法半导体(ST)、英国ARM和芬兰诺基亚(Nokia)4家公司共同成立,旨在定义并推广用于移动应用处理器接口的开放标准。MIPI(移动产业处理器接口)是MIPI联盟发起的为移动应用处理器制定的开放标准。通过吸纳移动行业内其他重转载 2011-11-26 12:18:51 · 576 阅读 · 0 评论 -
Write buffer的作用
目前各种低功耗核如ARM,tensilica等都提供write buffer的功能。write buffer就是一个queue。其目的从大的方面说是为了匹配CPU和外设总线带宽差异。从具体来说它可以把CPU从流水线执行阶段和访问外部总线隔离(因为访问外部总线往往会有仲裁等待,从CPU流水的执行来说如果没有write buffer,它会一直等待这个写数据完成,这样就会导致流水线暂定。极端原创 2012-05-08 10:18:58 · 2631 阅读 · 1 评论 -
虚拟IO介绍1
computer organization and design1.基于X86系统的IO访问,OS提供了统一抽象的访问机制,程序员 是无法直接访问IO的。 IO的特点在于复杂多样性,体现在不同应用对dependant(可靠性) latency,throughput要求的多样性。程序对IO的访问抽象为OS以命令的方式访问IO,有两种方式寻址IO,一个是me原创 2012-04-06 10:09:08 · 360 阅读 · 0 评论 -
对基于intel CPU的服务器架构相关各种技术比较全面的介绍
对基于intel CPU的服务器架构相关各种技术比较全面的介绍。1. CPU架构演进2. CPU互连和多核演进3. 虚拟化。原创 2012-03-26 15:14:13 · 538 阅读 · 0 评论 -
TDP和CPU功耗
TDP是CPU电流热效应以及CPU工作时产生的其他热量,TDP功耗通常作为电脑(台式)主板设计、笔记本电脑散热系统设计、大型电脑散热设计等散热/降耗设计的重要参考指标,TDP越大,表明CPU在工作时会产生的热量越大,对于散热系统来说,就需要将TDP作为散热能力设计的最低指标/基本指标。就是,起码要能将TDP数值表示的热量散出CPU的TDP并不是CPU的真正功耗CPU的功耗很大程度上是对主板转载 2012-03-09 09:29:34 · 808 阅读 · 0 评论 -
XEON至强E5--创新的集成IO技术
1. 把以太网接口缓存放到CPU中,提速,降功耗。可见这款芯片针对性非常强,就是未了提升网络处理能力。、2. 上代是独立的IO控制中心,现在是放到CPU中。3. PCIE3.0支持以上是减小IO延迟,增加吞吐量。IO永远意味着瓶颈。转载 2012-03-09 09:04:24 · 334 阅读 · 0 评论 -
QPI extend
QPI会少有客户扩展的需求,但需要INTEL的license和技术开放。Opencl这个技术目前是个研究的前沿,定义了 CPU+加速器 的一套规范,主打GPU的市场,有时间了解下。原创 2012-03-24 09:15:21 · 302 阅读 · 0 评论 -
2009.3.9发布的Intel Nehalem架构介绍
2009.3.9发布的架构,目标服务器市场。应用于Xeon至强5500,45nm技术。特点:1.共享式大容量L3缓存,高达8MB。 2. QPI总线原创 2012-02-28 12:22:14 · 303 阅读 · 0 评论 -
至强7500 CPU介绍
很牛叉的东西转载 2012-02-24 15:11:17 · 411 阅读 · 0 评论 -
ARM发布64位架构ARMV8
http://www.arm.com/zh/about/newsroom/arm-discloses-technical-details-of-the-next-version-of-the-arm-architecture.php转载 2012-01-04 12:26:42 · 349 阅读 · 0 评论 -
第四代snapdragon在CES2012上发布
工艺28nm架构:Krait4核,基于ARMv7的指令集频率:最高2Ghzfeature亮点:支持LTE原创 2012-01-14 09:36:01 · 402 阅读 · 0 评论 -
第一代Snapdragon介绍
第一代Snapdragon的核心处理器模块包括两个部分:应用处理计算与MODEM两部分。其中MODEM是由ARM9加1颗MDSP组成,完全用来处理通讯功能,不具备通用处理能力。而Snapdragon的最大亮点仍是在应用处理核心部分,它是基于ARM的ARMv7指令集重新设计出来的架构,核心代号为Scorpion(天蝎座)。Scorpion源于ARM Cortex-A8架构,拥有指标量指令+矢转载 2011-12-28 11:19:46 · 455 阅读 · 0 评论 -
nVIDIA Tegra 移动设备处理器
NVIDIA Tegra官网介绍分析:1. Tegra 3相对Tegra 2,CPU核都是ARM A9,只是从2核加到4核。 支持到DDR3,应该主要是DDR2产能原因,但带宽提升约1倍,简单 说就是核变为原来2倍,memory性能容量也要翻倍,呵呵,但是多核 不是简单的加减,就不在啰嗦了。2. GPU核增加到12,加强对3D的支持。然后就是一些接口版本的升级。原创 2011-12-13 17:24:23 · 276 阅读 · 0 评论 -
NVIDIA 丹佛处理器
NVIDIA ARM处理器“丹佛”2015年才能上市 64bit的ARMV8架构,可应用于桌面系统转载 2011-12-13 17:02:13 · 334 阅读 · 0 评论 -
Tilera的多核CPU
www.tilera.com创始人之一是麻省理工学院(MIT)教授阿南特·阿加瓦尔TILE-Gx系列采用台积电40nm工艺制造,均是在一块芯片上集成多个下一代三发射64位通用核心以及完整的虚拟内存系统,每核心32KB一级数据缓存、32KB一级指令缓存、256KB二级缓存,还有最多26MB共享三级缓存,此外还有内存控制器和一系列I/O界面,使用ANSI标准的C/C++语言和多核心开发环境转载 2011-12-08 10:08:36 · 891 阅读 · 0 评论 -
程序-进程-线程
程序这个概念就是一段BIN文件,是个静态的概念。进程是个动态的概念,所以被称为动态,是OS需要为某个进程分配单独的资源,如独立的存储空间等;并且使之处于活动状态。进程之间的切换需要浪费大量的系统资源,包括CPU,存储器等。线程这个概念存在于进程中,是从CPU执行的角度来说的,是CPU进行调度的单位。某个进程可以有多个线程。要想提高CPI,肯定希望线程可以并行执行,反过来这个原创 2011-11-07 14:30:45 · 270 阅读 · 0 评论 -
ARM926之TCM
从ARM架构文档上看,TCM设计目的是避免CACHE的不可确定性的特点,希望CPU访问TCM是确定的。所以很多中断处理,堆栈,临时变量都希望放到TCM。但是TCM的地址在使能MMU下肯定是要经过MMU的,不是说直接用物理地址。从926资料看,TCM是不可以被cache的,文档中只是说访问TCM优先级高,即便在页表描述符中标明是cacheable的情况下,也会访问TCM。原创 2011-11-03 17:30:54 · 1101 阅读 · 0 评论 -
多核CPU,多线程CPU,多发射CPU
1.多核处理器的分类:对称多处理器SMP和非对称多处理器AMP。AMP又分为异构和同构。异构处理器使用不同的核心,比如DSP+FPGA等。异构处理器目前有标准推动:Kronos发布的OPENCL。2. 有些事实说明,当CPU 频率超过200MHZ时,其面积和功耗成指数增长。结论从哪里来的?? 还有种说法,随着制程工艺进入深压微米时代,增加的门电路数量的边际成本越来越小(意思是可以塞进更原创 2012-05-21 18:01:49 · 3591 阅读 · 0 评论